JPH0461264A - Ｌｃ複合素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業、Ｊ二の利用分野） 本発明は、半導体集積回路装置構成用のＴ絶Ｂ４９半導
体基板上に形成され１１つ１゛トパジタンス素子とイン
ダクタンス素ｒとを有する１、−Ｃ１合素子に閏づる。

【従来の技術］ 従来、第３図及び第４図を伴っく次１述へる１、−Ｃ複
合木ｆが提案され−Ｃいる１゜・１ζｉわら、゛ｆ導体
集枯回路装置構成用の゛ｆ絶縁廿゛￥導体基板１のに面
１ａ十に、（：Ｄｔｉ／ｉ′１１ａ十に比較的広い面積
ｒ：′延長しぐいる′市極層：）八と、土面１　ａ　１
−Ｍ電極−２△からそれど一体に延長し−Ｕいる配線層
３　Ｂと、−Ｙ面ｉａ、ｌｋ、“市井層２△を覆・）て
延長し−Ｃいる絶縁膜４と、絶縁膜４」−に比較的広い
面積′Ｃ：電極層２Ａと対向して諺長し、゛（いる電極
ＰＶ１２Ｂと、絶縁膜４−トに電Ｉｋ層２「３からそれ
と一体に延長している配線層３）３とを石づる４ヤバシ
タンス素子Ｃど、■↑面１ａ９」に例λばスバフイル状
に線状に足長している導゛市＋１：層５と、一端をＳ電
性＠５の両端部にそれぞれ連結させて１ｉｉｉＩａ十に
址長しく−いる配線層６△及び６　Ｂとを右し・、この
場合、導電竹否５）が配線層６Ａ及び６８間に橋架し・
ている・インダクタンス素子しとが、並置し−（形成さ
れている。

なお、図ＩＰ：おいては、Ｘ−セバシタンス素子Ｃの一
力の配線層６Ｂと、インダクタンス素ｆｌ−の−・方の
配線層６△とが−・・体に形成されている場合が示され
でいる。

以上が、従来配室されＣいる１、、−Ｃ？４Ｎ合系ｒの
構成である。

（発明が解決しようとする課題） 第３図及び第４図て゛上述した従来のＩＣ？！合素ｆの
場合、キャパシタンス素す−Ｃどインダクタンス素ｆ［
−とが、半絶縁性半導体基板１のに面１ａ、［：並置し
Ｃ形成されているので、Ｌ、　Ｃ複合素子が、４−ヤバ
シタンス素′ｆ−Ｃが半絶縁性半導体基板１上に占める
面積とインダクタンス素子１−が半絶縁性半導体基板１
十に占める面積との和という大きな面積で、半絶縁性半
導体基板１−Ｖに占めζいる。

このため、Ｌ　Ｃ複合素子を形成している半絶縁性半導
体基板１を用いて構成される半導体集積回路装置を、大
型化させる、という欠りをｆｊしていた。

よって、本発明は、上述した欠員のない、新規ＧＩＣＩ
Ｃ複合ゴーゴ提案セ、んど寸−るものＣある。１ｒｊＪ
Ｉ題を解決゛σるための丁段］ 本琵明（よるｌｃ？！ｕ合素了は、素子ｖｓＨｔｉ集積
回路装集積回路装置組成用゛１−導体ＩＪ根りし５、−
ＡヤパシクンスＩｆ、　’ｆ−が形成され、■１−記半
記録絶縁導体基板トに、絶縁膜が、」記′＋トバシタン
ス素ｆを埋設するように形成され、■上記絶縁股上に、
インダクタンス基ｆが形成されている。

［作用・効果１ 本発明によるＬＧ複合県′ｆ−によれば、半絶縁性半導
体基板１−に−１−１７バシタンス素子とインダクタン
ス素子とが、−１Ｆ方向にφなつで形成されて−いるの
で、ＦＣ複合素子が、ギヤバシタンス素子が半絶縁性半
導体基板上に占める面積とインダクタンス素子が半絶縁
性半導体Ｍ＆上に占める面積との内の大きな方の面積で
しか、半絶縁性￥−導体基数１−に占めていない。

このため、１０１１合素子を形成しでいるＹ絶縁性半導
体基板を用いて構成される半導体集積回路装置を、第３
図及び第４図で」述しＩこ従来のＬ　Ｃ複合素子を形成
している半絶縁性半導体基板を用いて構成される半導体
集積回路装置に比し、格段的に小望化することがＣ（８
る。

（実施ＶＡ＋ 次に、第１図及び第２図を伴つ（本発明にＪ。

るＩＣ複合素子の実施例を述べよう。

第１図及び第２図において、第３図及び第４図どの対応
部分には同一符号をイ・］シて詳細説明を省略４“る。

第１図及び第２図に示す本発明による１、−Ｃ複合素子
は、次に述べる構成をイ１する。

す−なわら、半導体集積回路装置構成用の半組縁付Ｙｓ
体基板１の主面１ａ１−に、第３図及び第４図で上述し
た従来のＬＧＣ複合素子２３けると同様のキセバシタン
ス素子Ｃが、同様Ｍ形成されている。

また、半絶縁性半導体基板１の主面１ａ上に、例えば誘
電率の低いシリコン窒化物などぐなる絶縁膜６が、例え
ば数μｍのよう４１比較的犀く形成されている。

さらに、絶縁膜６の上面に、第３図及び第４図で−１−
）ホした従来の［Ｃ複合Ａ子におけると同様のインダク
タンス素子１−が、絶縁膜６のト面をＹ絶縁性゛ｒ導体
基板１の１．而１ａとみなし・た関係で・、同様（゛形
成されでいる１゜ノス１が本発明によるＩＣ複ｔン素素
子実施例の構成ひある。

このような構成をイＪする本発明による１−Ｃ複合素子
によれば、半絶縁性￥−導体基根１上にキャパシタンス
素工Ｃとインダクタンス素子１どが、十ｒ方向に＋なつ
（−形成されているので、１−Ｃ複合素子が、キャパシ
タンス素工０が半絶縁性半導体基板１↓−に占める面積
とインダクタンス素子１が半絶縁性半導体基数１上に占
める面積との内の人さな万の面積ぐしか、半絶縁性半導
体基板１上に占めていない。

このため、Ｉ　Ｃ複合素子を形成している半絶縁ｔ！ｌ
ｖＳ体基板１を用いて構成される半導体集積回路装置を
、第３図及び第４図で・上述した従来のＬＣ？！合素ｒ
を形成している半絶縁性半導体基板を用い′Ｃ構成され
る半導体集積回路装置に比し、格段的に小望化すること
ができる。

なお、１述におい”Ｃは、１トバシタンス木子Ｃが！１
１行−１７板形−ひあるとシ（、本丘明べ一適用した場
合につき述べたが、１他の形である場合に４つ本発明を
適用し得、まＩ、−“、同様に、上述に４３いては、イ
ンダクタンス素ｊ″′１−が、いわゆるλバイラル形ぐ
あるとＬ）で本発明を適用しｌ、″場合を述べたが、イ
ンダクタンスｌ’ｆ＋がリング形、ミアンダリング形て
゛ある場合にも本発明を一適用し得ることは明らかであ
ろう。

【図面の簡単な説明】

第１図及び第２図は、本発明に゛よる１−Ｃ複合糸Ｊｒ
の実施例を示す路線的平面図及びイの２２線上−の断面
図である。 第３図及び第４図は、従来のＩ　Ｃ複合素イを示す路線
的平面図及び−ぞの４４線１−の断面図である。 １・・・・・・・・・・・・・・・半絶縁性半導体基板
１ａ・・・・・・・・・・・・１−面 ２Ａ、２Ｂ・・・電極層 ３Ａ、３Ｂ・・・半導体集積回路装置 ・１・・・・・・・・　・・・・導′市ｔ＃ｔＦＩ４；
）△、５）１３・・・主導体１．：積回路装置６△、、
　（コ［３・・・＾［１線層 ０・・・・・・・・・・・・・・・絶縁膜Ｃ・・・・・
・・・・・・・・・・ｔｔバシタンス素子１−・・・・
・・・・・・・・・・インダクタンス素ｆ−１１１願人 １」本電信主話株式会社

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路装置構成用の半絶縁性半導体基板上に、
   キャパシタンス素子が形成され、上記半絶縁性半導体基
   板上に、絶縁膜が、上記キャパシタンス素子を埋設する
   ように形成され、 上記絶縁膜上に、インダクタンス素子が形成されている
   ことを特徴とするＬＣ複合素子。