JPH0461365A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH0461365A JPH0461365A JP17356290A JP17356290A JPH0461365A JP H0461365 A JPH0461365 A JP H0461365A JP 17356290 A JP17356290 A JP 17356290A JP 17356290 A JP17356290 A JP 17356290A JP H0461365 A JPH0461365 A JP H0461365A
- Authority
- JP
- Japan
- Prior art keywords
- package
- leads
- chip
- lead wire
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体デバイスの封正において、ＩＣパッケ
ージの縮小化に関し、特にリード線の挿入構造を提供す
るものである。
ージの縮小化に関し、特にリード線の挿入構造を提供す
るものである。
従来、配線基板上へＩＣパッケージを高密度に実装する
方法の一例として、Ｚｉｇ−Ｚａｇ Ｉｎ１ｉｎｅ Ｐ
ａｃｋｇｅ （略称ＺＩＰ）がある。
方法の一例として、Ｚｉｇ−Ｚａｇ Ｉｎ１ｉｎｅ Ｐ
ａｃｋｇｅ （略称ＺＩＰ）がある。
第３図はＺＩＰのＩＣ構造を示す図で、ＩＣパッケージ
（１）の１側面より、リード線（２）を複数本引き出さ
れている。この引き出したリード線（２）は互いに隣り
合うリード線を、それぞれ逆の方向に鉤状に折り曲げた
構造になっている。
（１）の１側面より、リード線（２）を複数本引き出さ
れている。この引き出したリード線（２）は互いに隣り
合うリード線を、それぞれ逆の方向に鉤状に折り曲げた
構造になっている。
これより、ＺＩＰはＩＣパッケージを配線基板（図示せ
ず）上に縦状に実装することができ、高密度実装が可能
となる。
ず）上に縦状に実装することができ、高密度実装が可能
となる。
しかしながら、入出力端子が多く、チップサイズの小さ
なＩＣチップにＺＩＰを適用する場合、ＩＣチップの入
出力端子数とＩＣパッケージのリート線数は同しである
ために、ＩＣパッケージ内においてＩＣチップの占める
面積は第４図の斜線部（３）に示される部分となり、Ｉ
Ｃパッケージ（１）の面積に対するＩＣチップの面積の
占有率は小さくなる。
なＩＣチップにＺＩＰを適用する場合、ＩＣチップの入
出力端子数とＩＣパッケージのリート線数は同しである
ために、ＩＣパッケージ内においてＩＣチップの占める
面積は第４図の斜線部（３）に示される部分となり、Ｉ
Ｃパッケージ（１）の面積に対するＩＣチップの面積の
占有率は小さくなる。
よって、ＩＣチップが占有しないＩＣパッケージ＜１）
上の面積部分は無益となり、高密度実装には不適確とな
る。
上の面積部分は無益となり、高密度実装には不適確とな
る。
さらに、ＩＣチップから遠いリード線（２）はどその線
長は長くなり、前記リード線の他のリード線との線間容
量も増加する。
長は長くなり、前記リード線の他のリード線との線間容
量も増加する。
回路動作時において信号はパルスで伝達されるため５リ
ード線（２）の抵抗成分と線間容量による過渡特性によ
り、信号の伝達速度は線間容量の増加に伴ない遅くなる
。
ード線（２）の抵抗成分と線間容量による過渡特性によ
り、信号の伝達速度は線間容量の増加に伴ない遅くなる
。
従来のＺＩＰのＩＣパッケージは以上のように構成され
ていたので、リード線をＩＣパッケージの１側面のみか
ら引き出されていたので、入出力端子数が多くかつチッ
プ面積の小さいＩＣチップに対しては、ＩＣパッケージ
の面積に対するＩＣチップの面積の占有率が小さくなり
、ＩＣパッケージ上に無益な面積部分が生しＺＩＰの目
的でもある高密度実装に不適なものとなる。
ていたので、リード線をＩＣパッケージの１側面のみか
ら引き出されていたので、入出力端子数が多くかつチッ
プ面積の小さいＩＣチップに対しては、ＩＣパッケージ
の面積に対するＩＣチップの面積の占有率が小さくなり
、ＩＣパッケージ上に無益な面積部分が生しＺＩＰの目
的でもある高密度実装に不適なものとなる。
さらに、リード線長も長くなり、リート線の抵抗成分と
線間容量による過渡特性の影響が増大し、信号伝達速度
を遅らせるなどの問題点があった。
線間容量による過渡特性の影響が増大し、信号伝達速度
を遅らせるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＩＣパッケージのリード線を多側面に引き出
すことにより、入出力端子数が多くかつチップ面積の小
さなＩＣチップにおいて、チップ面積の占有率を大きく
し高密度な実装に通し、かつリード線長を短くして信号
伝達速度の遅れを無くしたＩＣパッケージを得ることを
目的とする。
たもので、ＩＣパッケージのリード線を多側面に引き出
すことにより、入出力端子数が多くかつチップ面積の小
さなＩＣチップにおいて、チップ面積の占有率を大きく
し高密度な実装に通し、かつリード線長を短くして信号
伝達速度の遅れを無くしたＩＣパッケージを得ることを
目的とする。
この発明に係るＩＣパッケージは、リード線をＩＣパッ
ケージの多側面から引き出すとともに、互いに隣り合う
リー線をそれぞれ逆の方向に鉤状に折り曲げた構造とし
てものである。
ケージの多側面から引き出すとともに、互いに隣り合う
リー線をそれぞれ逆の方向に鉤状に折り曲げた構造とし
てものである。
この発明におけるＩＣパッケージは、ＩＣパッケージの
リード線を多側面に引き出すことにより、ＩＣパッケー
ジの面積に対するＩＣチップの面積の占有率が増大しか
つリード線長が減少する。
リード線を多側面に引き出すことにより、ＩＣパッケー
ジの面積に対するＩＣチップの面積の占有率が増大しか
つリード線長が減少する。
（実施例〕
以下、この発明の一実施例を図について説明する。
第１図（ａ）〜（Ｃ）はこの発明の一実施例であるＩＣ
パッケージの平面図、正面図および側面図で、図におい
て、（１）はＩＣパッケージ、（２） （２人）
（２Ｂ）はＩＣパッケージ（１）から引き出したリード
線で、リード線（２）は向かい合う上下２側面から引き
出している。しかし、リード線（２）は図示されない３
側面から引き出しても、４側面から引き出しても良い。
パッケージの平面図、正面図および側面図で、図におい
て、（１）はＩＣパッケージ、（２） （２人）
（２Ｂ）はＩＣパッケージ（１）から引き出したリード
線で、リード線（２）は向かい合う上下２側面から引き
出している。しかし、リード線（２）は図示されない３
側面から引き出しても、４側面から引き出しても良い。
この引き出されたリード線（２）は閾り合うリード線を
互いに逆方向に鉤状に折り曲げたリード線（２Ａ）とり
一ト線（２Ｂ）で形成される。これはＩＣパッケージ（
１）を基板と基板の間に挟み込む方式で実装するため、
基板と基板のずれによる応力に対して強度を増大させる
ためである。
互いに逆方向に鉤状に折り曲げたリード線（２Ａ）とり
一ト線（２Ｂ）で形成される。これはＩＣパッケージ（
１）を基板と基板の間に挟み込む方式で実装するため、
基板と基板のずれによる応力に対して強度を増大させる
ためである。
このように、この発明においてはリード線（２）をＩＣ
パッケージ（１）の多側面から引き出すことにより、第
２図に示すように、ＩＣパッケージ（１）の面積に対す
るＩＣチップ（３）の面積の占有率を大きくし、かつリ
ード線長を短くすることができる。
パッケージ（１）の多側面から引き出すことにより、第
２図に示すように、ＩＣパッケージ（１）の面積に対す
るＩＣチップ（３）の面積の占有率を大きくし、かつリ
ード線長を短くすることができる。
以上のようにこの発明によれば、リート線をＩＣパッケ
ージの多側面から引き出すことにより、入出力端子数が
多くかつチップサイズの小さなＩＣチップにおいて、Ｉ
Ｃパッケージ上に無益な面積を生ずることなくリード線
長も短くできるという効果がある。
ージの多側面から引き出すことにより、入出力端子数が
多くかつチップサイズの小さなＩＣチップにおいて、Ｉ
Ｃパッケージ上に無益な面積を生ずることなくリード線
長も短くできるという効果がある。
第１図（ａ）〜（Ｃ）はこの発明の一実施例であるＩＣ
パッケージの平面図、正面図および側面図、第２図は第
１図のＩＣチップとの接続構造を示す断面平面図、第３
図（ａ）〜（Ｃ）は従来のＩＣパッケージの平面図、正
面図、および側面図、第４図は第３図のＩＣチップとの
接続構造を示す断面平面図である。 図において、ｌはＩＣパッケージ、（２）（２＾）（２
Ｂ）はリード線、（３）はＩＣチップをボす。 なお、図中、同一符号は同一、または相当部分を示す。
パッケージの平面図、正面図および側面図、第２図は第
１図のＩＣチップとの接続構造を示す断面平面図、第３
図（ａ）〜（Ｃ）は従来のＩＣパッケージの平面図、正
面図、および側面図、第４図は第３図のＩＣチップとの
接続構造を示す断面平面図である。 図において、ｌはＩＣパッケージ、（２）（２＾）（２
Ｂ）はリード線、（３）はＩＣチップをボす。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- ＩＣチップとこのＩＣチップを被覆するように形成さ
れた保護膜と、この保護膜において、前記ＩＣチップの
面に対して法線方向に存在しない各側面の内の２側面以
上の面から引出した複数のリード線と、このリード線の
１つ１つを前記ＩＣチップ面の法線方向の内のどちらか
が一方方向Ａに曲げ、前記リード線Ａの先端部は前記Ｉ
Ｃチップ面に平行にし、前記リード線Ａの隣のリード線
Ｂを前記ＩＣチップ面の法線方向Ａとは逆の方向Ｂに曲
げ、前記リード線Ｂの先端部は前記ＩＣチップ面と平行
にし、前記リード線Ｂの隣のリード線Ｃは前記リード線
Ａと同様に曲げ、前記リード線Ｃの隣のリード線Ｄは前
記リード線Ｂと同様に曲げ、以下、順次リード線を交互
に曲げた構造としたことを特徴とするＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17356290A JPH0461365A (ja) | 1990-06-29 | 1990-06-29 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17356290A JPH0461365A (ja) | 1990-06-29 | 1990-06-29 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0461365A true JPH0461365A (ja) | 1992-02-27 |
Family
ID=15962857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17356290A Pending JPH0461365A (ja) | 1990-06-29 | 1990-06-29 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0461365A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015220270A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | 両面接続用実装パッケージ |
-
1990
- 1990-06-29 JP JP17356290A patent/JPH0461365A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015220270A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | 両面接続用実装パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| JPH06334104A (ja) | 等長等負荷バス配線 | |
| JPH0461365A (ja) | Ｉｃパッケージ | |
| JPH03166755A (ja) | 半導体集積回路用リードフレーム | |
| JPH05121632A (ja) | 半導体装置 | |
| KR950003907B1 (ko) | 반도체 리이드 프레임 | |
| JPS6267828A (ja) | 半導体デバイスの実装構造 | |
| JPS60200559A (ja) | メモリモジュール | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| KR100235495B1 (ko) | 반도체 장치 | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| KR20000001452A (ko) | 반도체패키지 구조 | |
| JPS6379350A (ja) | 半導体装置 | |
| JPH03167872A (ja) | 半導体装置用リードフレーム | |
| KR940008644Y1 (ko) | 시스템 보드 레벨 패키지 | |
| JPS6169159A (ja) | 集積回路装置 | |
| JPH04343257A (ja) | 半導体集積回路のパッケージ | |
| JPH023259A (ja) | マスタスライス型半導体装置の製造方法 | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| JPS6143437A (ja) | 半導体装置 | |
| JPH0273662A (ja) | 半導体装置 | |
| JPH04352464A (ja) | 半導体装置 | |
| JPS6129164A (ja) | 半導体装置 | |
| JPH0237759A (ja) | 電子部品パッケージ | |
| JPS62249464A (ja) | 半導体パツケ−ジ |