JPH0462639A - 優先権決定回路 - Google Patents
優先権決定回路Info
- Publication number
- JPH0462639A JPH0462639A JP2174095A JP17409590A JPH0462639A JP H0462639 A JPH0462639 A JP H0462639A JP 2174095 A JP2174095 A JP 2174095A JP 17409590 A JP17409590 A JP 17409590A JP H0462639 A JPH0462639 A JP H0462639A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- circuit
- flop
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/025—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle two
Landscapes
- Dram (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、２個のデバイス（電子回路、システム）が
独立して動作し、両者が１個のデバイス（電子回路、シ
ステム）を選択的に使用して共有するシステム（電子回
路）において、２個のデバイスから共有しているデバイ
スに使用要求が発生した場合に、先に使用要求を発生し
た方のデバイスに確実に使用許可を与える優先権決定回
路に関する。
独立して動作し、両者が１個のデバイス（電子回路、シ
ステム）を選択的に使用して共有するシステム（電子回
路）において、２個のデバイスから共有しているデバイ
スに使用要求が発生した場合に、先に使用要求を発生し
た方のデバイスに確実に使用許可を与える優先権決定回
路に関する。
（ロ）従来の技術
従来、２個のデバイスから使用要求が入力された場合の
優先権決定回路としては、第３図に示す回路が使用され
ている。この回路では、要求信号ＲＥＱＩがオア回路３
１の一方の入力端に加えられるとともに、ノット回路３
３を介して、オア回路３２の一方の入力端、アンド回路
３５の一方の入力端に加えられている。また、要求信号
ＲＥＱτがオア回路３２の他方の入力端に加えられると
ともに、ノット回路３４を介してオア回路３１の他方の
入力端、アンド回路３６の一方の入力端に加えられてい
る。また、オア回路３１の出力端がフリップフロ・ンプ
３７のＳ入力端に、オア回路３２の出力端がフリップフ
ロップ３７のＲ入力端にそれぞれ接続され、フリップフ
ロップ３７０セント出力端Ｑはアンド回路３５の他方の
入力端に、リセット出力端頁がアンド回路３６の他方の
入力端に接続されて構成されている。フリップフロップ
３７のファンクションテーブルは次の通りである。
優先権決定回路としては、第３図に示す回路が使用され
ている。この回路では、要求信号ＲＥＱＩがオア回路３
１の一方の入力端に加えられるとともに、ノット回路３
３を介して、オア回路３２の一方の入力端、アンド回路
３５の一方の入力端に加えられている。また、要求信号
ＲＥＱτがオア回路３２の他方の入力端に加えられると
ともに、ノット回路３４を介してオア回路３１の他方の
入力端、アンド回路３６の一方の入力端に加えられてい
る。また、オア回路３１の出力端がフリップフロ・ンプ
３７のＳ入力端に、オア回路３２の出力端がフリップフ
ロップ３７のＲ入力端にそれぞれ接続され、フリップフ
ロップ３７０セント出力端Ｑはアンド回路３５の他方の
入力端に、リセット出力端頁がアンド回路３６の他方の
入力端に接続されて構成されている。フリップフロップ
３７のファンクションテーブルは次の通りである。
この優先権決定回路では、たとえば要求信号■ＥＱＩが
先にアクティブ（Ｌ゛°）になると、フリップフロップ
３７がセットされＱ出力が°“Ｈ“′（頁−“Ｌｏ”）
となり、ＲＥＱＩがアクティブである間、許可信号ＡＣ
Ｋ１がアクティブ（“”Ｈ”）となり、第１のデバイス
に使用許可が与えられる。
先にアクティブ（Ｌ゛°）になると、フリップフロップ
３７がセットされＱ出力が°“Ｈ“′（頁−“Ｌｏ”）
となり、ＲＥＱＩがアクティブである間、許可信号ＡＣ
Ｋ１がアクティブ（“”Ｈ”）となり、第１のデバイス
に使用許可が与えられる。
この間、許可信号ＡＣＫ２がノンアクティフ（”Ｌ’”
）となり、第２のデバイスに使用許可が与えられない。
）となり、第２のデバイスに使用許可が与えられない。
また、要求信号ＲＥＱＩが一旦アクチイブになればフリ
ップフロップ３７によってＱ＝“′Ｈ”が保持されるた
め、要求信号ＲＥＱＩがアクティブ中にＲＥＱ２がアク
ティブとなっても、オア回路３１．３２の出力が“Ｈ′
” “Ｈ”となり、フリップフロップ３７の出力は、
それ以前のＱ、Ｑと出力が変化せず、許可信号ＡＣＫ
１がアクティブの状態に変化はない。このようにして、
先に使用要求が発生したデバイスに使用許可が与えられ
る。
ップフロップ３７によってＱ＝“′Ｈ”が保持されるた
め、要求信号ＲＥＱＩがアクティブ中にＲＥＱ２がアク
ティブとなっても、オア回路３１．３２の出力が“Ｈ′
” “Ｈ”となり、フリップフロップ３７の出力は、
それ以前のＱ、Ｑと出力が変化せず、許可信号ＡＣＫ
１がアクティブの状態に変化はない。このようにして、
先に使用要求が発生したデバイスに使用許可が与えられ
る。
（ハ）発明が解決しようとする課題
上記した従来の優先権決定回路は、なお確実に優先権決
定をなし得ない場合がある。
定をなし得ない場合がある。
第１に、要求信号ＲＥＱＩ、ＲＥＱ２が同時にアクティ
ブになった場合、ノット回路３３．３４に動作遅延時間
があるため、第４図に示すように、要求信号ＲＥＱＩ、
ＲＥＱ２が“Ｌｏ”になった時点でノット回路３３．３
４の出力が直ちに“°Ｈ′。
ブになった場合、ノット回路３３．３４に動作遅延時間
があるため、第４図に示すように、要求信号ＲＥＱＩ、
ＲＥＱ２が“Ｌｏ”になった時点でノット回路３３．３
４の出力が直ちに“°Ｈ′。
とならず、したがってオア回路３１．３２の両人力はい
ずれも“Ｌ゛°であり、つまりフリップフロップ３７の
一＄−１−戸−は共に“Ｌ”となり、フリ・ノブフロッ
プ３７の出力Ｑ、Ｑがともに“Ｈ＋＋となり、これが保
持され、許可信号ＡＣＫＩ、ＡＣＫ２がともにアクティ
ブになり、２個のデバイスのいずれにも使用許可が与え
られてしまうという問題がある。
ずれも“Ｌ゛°であり、つまりフリップフロップ３７の
一＄−１−戸−は共に“Ｌ”となり、フリ・ノブフロッ
プ３７の出力Ｑ、Ｑがともに“Ｈ＋＋となり、これが保
持され、許可信号ＡＣＫＩ、ＡＣＫ２がともにアクティ
ブになり、２個のデバイスのいずれにも使用許可が与え
られてしまうという問題がある。
第２に、フリップフロップ３７のＱ出力が“′Ｈ”の状
態、（つまり以前に第１のデバイスに使用許可が与えら
れていた）で、第５図に示すように要求信号ＲＥＱＩが
アクティブになるよりわずかに早く要求信号ＲＥＱ２が
アクティブになった場合、このアクティブ信号“Ｌ”が
オア回路３２を経てフリップフロップ３７のＩ入力端子
に加えられ、フリップフロップ３７が反転して回出力が
Ｈ”となるが、この要求信号ＲＥＱ２がアクティブとな
ってフリップフロップ３７が反転するまでのｔｉ期間に
おいて、要求信号ＲＥＱＩがアクティブになると、これ
によりノット回路３３の出力が若干の時間をおいて“Ｈ
゛となると、この１１ Ｈ＋＋となった時点からｔ３経
過時までの間、アンド回路３５の出力、つまり許可信号
ＡＣＫＩが一時的に“Ｈ＋＋になるという不具合がある
。
態、（つまり以前に第１のデバイスに使用許可が与えら
れていた）で、第５図に示すように要求信号ＲＥＱＩが
アクティブになるよりわずかに早く要求信号ＲＥＱ２が
アクティブになった場合、このアクティブ信号“Ｌ”が
オア回路３２を経てフリップフロップ３７のＩ入力端子
に加えられ、フリップフロップ３７が反転して回出力が
Ｈ”となるが、この要求信号ＲＥＱ２がアクティブとな
ってフリップフロップ３７が反転するまでのｔｉ期間に
おいて、要求信号ＲＥＱＩがアクティブになると、これ
によりノット回路３３の出力が若干の時間をおいて“Ｈ
゛となると、この１１ Ｈ＋＋となった時点からｔ３経
過時までの間、アンド回路３５の出力、つまり許可信号
ＡＣＫＩが一時的に“Ｈ＋＋になるという不具合がある
。
この発明は、上記した問題を解決し、より確実に優先権
を決定し得る優先権決定回路を提供することを目的とし
ている。
を決定し得る優先権決定回路を提供することを目的とし
ている。
（ニ）課題を解決するための手段及び作用この発明の優
先権決定回路は、セントされると、第１のデバイスに許
可信号を与える第１のフリップフロップと、セットされ
ると第２のデバイスに許可信号を与える第２のフリップ
フロ・ノブと、前記第２のフリップフロップのリセット
出力を条件に、前記第１のデバイスからの要求信号を前
記第１のフリップフロップのセット入力端に与える第１
の入力回路と、前記第１のフリップフロップのリセット
出力を条件に、前記第２のデバイスからの要求信号を前
記第２のフリップフロップのセット入力端に与える第２
の入力回路と、互いに位相のずれたクロック信号を前記
第１と第２のフリップフロップの読み込みタイミング入
力端子に与え、互いに異なるタイミングで第１と第２の
フリップフロップに要求信号を読み込ませるクロック入
力回路とから構成されている。
先権決定回路は、セントされると、第１のデバイスに許
可信号を与える第１のフリップフロップと、セットされ
ると第２のデバイスに許可信号を与える第２のフリップ
フロ・ノブと、前記第２のフリップフロップのリセット
出力を条件に、前記第１のデバイスからの要求信号を前
記第１のフリップフロップのセット入力端に与える第１
の入力回路と、前記第１のフリップフロップのリセット
出力を条件に、前記第２のデバイスからの要求信号を前
記第２のフリップフロップのセット入力端に与える第２
の入力回路と、互いに位相のずれたクロック信号を前記
第１と第２のフリップフロップの読み込みタイミング入
力端子に与え、互いに異なるタイミングで第１と第２の
フリップフロップに要求信号を読み込ませるクロック入
力回路とから構成されている。
この優先権決定回路では、第１と第２のデバイスから使
用要求が同時に入力されても、第１と第２のフリップフ
ロップに読み込まれるタイミングがずらされているので
、両フリップフロップのセット出力が同時にセットされ
ることはなく。第１と第２のデバイスに使用許可が与え
られることはない。
用要求が同時に入力されても、第１と第２のフリップフ
ロップに読み込まれるタイミングがずらされているので
、両フリップフロップのセット出力が同時にセットされ
ることはなく。第１と第２のデバイスに使用許可が与え
られることはない。
（ホ）実施例
以下、実施例により、この発明をさらに詳細に説明する
。
。
第１図は、この発明の一実施例を示す優先権決定回路の
回路図である。同図において要求信号■ＥＱＩがノット
回路１を介してアンド回路４０入力の一端に加えられ、
要求信号ＲＥＱ２がノット回路２を介してアンド回路５
の入力の一端に加えられている。また、クロック信号Ｃ
ＬＫがＤ型のフリップフロップ６のクロック入力端子に
加えられるとともに、ノット回路３を介してＤ型のフリ
ップフロップ７のクロック入力端子に加えられている。
回路図である。同図において要求信号■ＥＱＩがノット
回路１を介してアンド回路４０入力の一端に加えられ、
要求信号ＲＥＱ２がノット回路２を介してアンド回路５
の入力の一端に加えられている。また、クロック信号Ｃ
ＬＫがＤ型のフリップフロップ６のクロック入力端子に
加えられるとともに、ノット回路３を介してＤ型のフリ
ップフロップ７のクロック入力端子に加えられている。
アンド回路４の入力の他端にフリップフロップ７の頁出
力端が接続され、アンド回路４の出力端がフリップフロ
ップ６のＤ入力端子に接続されている。アンド回路５の
入力の他端にフリップフロップ６の頁出力端が接続され
、アンド回路５の出力端がフリップフロップ７のＤ入力
端子に接続されている。フリップフロップ６のＱ出力端
より許可信号ＡＣＫ １が出力され、フリップフロップ
７のＱ出力端より許可信号ＡＣＫ２が出力されている。
力端が接続され、アンド回路４の出力端がフリップフロ
ップ６のＤ入力端子に接続されている。アンド回路５の
入力の他端にフリップフロップ６の頁出力端が接続され
、アンド回路５の出力端がフリップフロップ７のＤ入力
端子に接続されている。フリップフロップ６のＱ出力端
より許可信号ＡＣＫ １が出力され、フリップフロップ
７のＱ出力端より許可信号ＡＣＫ２が出力されている。
なお、フリップフロップ６．７のファンクションテーブ
ルは、次表の通りである。
ルは、次表の通りである。
※ ： ｄｏｎ’ ｔ ｃａｒｅ
クロック信号ＣＬＫのパルス幅は各回路（フリップフロ
ップ、アンド回路等）の動作時間より長くしである。
ップ、アンド回路等）の動作時間より長くしである。
この実施例回路において、初期状態では、要求信号ＲＥ
ＱＩ、ＲＥＱ２どもノンアクティブ（°“Ｈ゛）であり
、したがって、フリップフロップ６．７のＱ出力は共に
“Ｌ”とする。
ＱＩ、ＲＥＱ２どもノンアクティブ（°“Ｈ゛）であり
、したがって、フリップフロップ６．７のＱ出力は共に
“Ｌ”とする。
ここで、たとえば要求信号ＲＥＱＩがアクティブ（“Ｌ
“）になると、アンド回路４を介して、フリップフロッ
プ６のＤ入力端子に“Ｈ“が入力されるため、クロック
信号ＣＬＫの立上がりでフリップフロップ６のＱ出力が
“ＨＩ＋となり、許可信号ＡＣＫ１がアクティブとなり
、第１のデバイスに使用許可が与えられる。その後要求
信号■Ｑｌがノンアクティブ（“Ｈ°゛）になると、ア
ンド回路４の出力は“Ｌ“となり、この“Ｌ Ｉ＋がク
ロック信号ＣＬＫの立上がりで、フリ１．プフロ、。
“）になると、アンド回路４を介して、フリップフロッ
プ６のＤ入力端子に“Ｈ“が入力されるため、クロック
信号ＣＬＫの立上がりでフリップフロップ６のＱ出力が
“ＨＩ＋となり、許可信号ＡＣＫ１がアクティブとなり
、第１のデバイスに使用許可が与えられる。その後要求
信号■Ｑｌがノンアクティブ（“Ｈ°゛）になると、ア
ンド回路４の出力は“Ｌ“となり、この“Ｌ Ｉ＋がク
ロック信号ＣＬＫの立上がりで、フリ１．プフロ、。
プロに読み込まれるため、Ｑ出力が” Ｌ ”となり、
許可信号ＡＣＫＩもノンアクティブとなる。
許可信号ＡＣＫＩもノンアクティブとなる。
要求信号ＲＥＱＩがアクティブ中に要求信号■ＥＱ２が
アクティブになっても、フリップフロップ６のＱ出力が
ＨＩ＋となっているため、アンド回路５０入力は、“′
Ｈ°゛で揃わず、したがってフリップフロップ７のＤ入
力端子は、“Ｌ”のままであり、ノット回路３でクロッ
ク信号が反転された信号が加えられ、その立上がりで“
Ｌ”がフリップフロップ７に読み込まれ、許可信号ＡＣ
Ｋ２がアクティブにならない。要求信号ＲＥＱＩがノン
アクティブになり、フリップフロップ６のＱ出力が“Ｌ
” （Ｑ＝ ”Ｈ” ）になってから、クロック信号Ｃ
ＬＫの立下がり（反転されたクロツク７信号の立ち上が
り）で、要求信号ＲＥＱ２によるアンド回路５よりの“
Ｈ”信号がフリップフロップ７に読み込まれ許可信号Ａ
ＣＫ２がアクティグとなり、第２のデバイスに使用許可
が与えられる。
アクティブになっても、フリップフロップ６のＱ出力が
ＨＩ＋となっているため、アンド回路５０入力は、“′
Ｈ°゛で揃わず、したがってフリップフロップ７のＤ入
力端子は、“Ｌ”のままであり、ノット回路３でクロッ
ク信号が反転された信号が加えられ、その立上がりで“
Ｌ”がフリップフロップ７に読み込まれ、許可信号ＡＣ
Ｋ２がアクティブにならない。要求信号ＲＥＱＩがノン
アクティブになり、フリップフロップ６のＱ出力が“Ｌ
” （Ｑ＝ ”Ｈ” ）になってから、クロック信号Ｃ
ＬＫの立下がり（反転されたクロツク７信号の立ち上が
り）で、要求信号ＲＥＱ２によるアンド回路５よりの“
Ｈ”信号がフリップフロップ７に読み込まれ許可信号Ａ
ＣＫ２がアクティグとなり、第２のデバイスに使用許可
が与えられる。
以上のようにして先に要求信号を発生したデバイスに使
用許可を与えられるという優先権決定が行われる。
用許可を与えられるという優先権決定が行われる。
次に、上記した初期状態より要求信号ＲＥＱＩ、ＲＥＱ
２が同時にあるいはわずかにずれてアクティブになった
場合を想定する。
２が同時にあるいはわずかにずれてアクティブになった
場合を想定する。
要求信号ＲＥＱＩ、ＲＥＱ２が同時にアクティブになっ
ても、フリップフロップ６．７でその状態を認識するタ
イミングは、クロック信号ＣＬＫの信号周期の１／２だ
けずれている。そのため、同時に許可信号ＡＣＫ１、Ａ
ＣＫ２がアクティブになることはない。たとえば両要求
信号ＲＥＱＩ、ＲＥＱ２が同時にアクティブになった直
後にクロック信号ＣＬＫが立上がれば、フリップフロッ
プ６のクロック入力端子は立上がり、フリップフロップ
７のクロック入力端子は、立下がりとなるため、フリッ
プフロップ６に“′Ｈパが読み込まれ、フリップフロッ
プ６のＱ出力が“Ｈ”（フリ・ンプフロップ７のＱ出力
は“Ｌ゛のまま）となり、許可信号ＡＣＫＩだけがアク
ティブとなる。次に、クロック信号ＣＬＫが立下がりと
なり、フリップフロップ７の読み込みタイミングになっ
ても、その時点ではフリップフロップ６の回出力が“Ｌ
“となっているので、アンド回路５の出力は“Ｌ”とな
っており、フリップフロップ７のＱ出力は′“Ｌ′”の
ままであるので使用許可信号ＡＣＫ２はノンアクティブ
のままである。
ても、フリップフロップ６．７でその状態を認識するタ
イミングは、クロック信号ＣＬＫの信号周期の１／２だ
けずれている。そのため、同時に許可信号ＡＣＫ１、Ａ
ＣＫ２がアクティブになることはない。たとえば両要求
信号ＲＥＱＩ、ＲＥＱ２が同時にアクティブになった直
後にクロック信号ＣＬＫが立上がれば、フリップフロッ
プ６のクロック入力端子は立上がり、フリップフロップ
７のクロック入力端子は、立下がりとなるため、フリッ
プフロップ６に“′Ｈパが読み込まれ、フリップフロッ
プ６のＱ出力が“Ｈ”（フリ・ンプフロップ７のＱ出力
は“Ｌ゛のまま）となり、許可信号ＡＣＫＩだけがアク
ティブとなる。次に、クロック信号ＣＬＫが立下がりと
なり、フリップフロップ７の読み込みタイミングになっ
ても、その時点ではフリップフロップ６の回出力が“Ｌ
“となっているので、アンド回路５の出力は“Ｌ”とな
っており、フリップフロップ７のＱ出力は′“Ｌ′”の
ままであるので使用許可信号ＡＣＫ２はノンアクティブ
のままである。
要求信号ＲＥＱＩ、ＲＥＱ２がわずかにずれてアクティ
ブになった場合でも同様であり、クロック信号ＣＬＫの
パルス幅（周期の１／２）がフリップフロップとアンド
回路の動作時間よりも長くしておけば、どちらか片方の
許可信号だけがアクティブとなる。
ブになった場合でも同様であり、クロック信号ＣＬＫの
パルス幅（周期の１／２）がフリップフロップとアンド
回路の動作時間よりも長くしておけば、どちらか片方の
許可信号だけがアクティブとなる。
第２図は、この発明の他の実施例を示す優先権決定回路
の回路図である。この実施例は共有するデバイス以外に
も専用のデバイスを持つような２個のデバイス（例えば
ＣＰＵ）が共有するデバイスの優先権決定回路である。
の回路図である。この実施例は共有するデバイス以外に
も専用のデバイスを持つような２個のデバイス（例えば
ＣＰＵ）が共有するデバイスの優先権決定回路である。
第２図において、第１図のものと同一番号を付したもの
は、同一の回路であり、この実施例回路は、第１図の回
路に付加してさらにフリップフロップ６のＱ出力と要求
信号ＲＥＱＩを人力するオア回路８と、フリップフロッ
プ７のＱ出力と要求信号ＲＥＱ２を入力するオア回路９
を設けている。そして、オア回路８の出力をＲＥＡＤＹ
Ｉ信号、オア回路９の出力をＲＥＡＤＹ信号２としてい
る。
は、同一の回路であり、この実施例回路は、第１図の回
路に付加してさらにフリップフロップ６のＱ出力と要求
信号ＲＥＱＩを人力するオア回路８と、フリップフロッ
プ７のＱ出力と要求信号ＲＥＱ２を入力するオア回路９
を設けている。そして、オア回路８の出力をＲＥＡＤＹ
Ｉ信号、オア回路９の出力をＲＥＡＤＹ信号２としてい
る。
ＣＰＵが共有するデバイスを使用する場合、使用許可信
号は、ＲＥＡＤＹ信号を使用することがある。このＲＥ
ＡＤＹ信号は共有デバイスと専用デバイスどちらをアク
セスした場合も共通して使用される信号であり、共有デ
バイスをアクセスしているのか、専用デバイスを使用し
ているのかをＣＰＵ外部で区別してやる必要がある。こ
の実施例では、例えば第１０ＣＰＬＩより共有デバイス
使用の要求信号ＲＥＱＩを出すと、ＲＥＱＩはアクティ
ブ（“Ｌパ）となり、オア回路８の入力の一端に“Ｌ”
が入力される。この時、他の第２のＣＰＵが共有デバイ
スを使用していると、フリ、７プフロツプ７のＱ出力が
“Ｈｏ“で、フリップフロンプロのＱ出力は“Ｌ゛であ
り、オア回路８の両人力は“°Ｌ°゛となり、オア回路
８よりＲＥ、ＡＤＹ１信号がＬ゛°、つまりノンアクテ
ィブで出力されるので、これにより第１のＣＰＵは、待
たされることになる。第１のＣＰＵが要求信号ＲＥＱＩ
を出した場合にこれが受は入れられて、フリップフロン
プロがＱ−“Ｈｏになれば、オア回路８の出力は、“Ｈ
“でありＲＥＡＤＹ １はアクティブである。そのため
、第１のＣＰＵは共有デバイスをアクセスできる。
号は、ＲＥＡＤＹ信号を使用することがある。このＲＥ
ＡＤＹ信号は共有デバイスと専用デバイスどちらをアク
セスした場合も共通して使用される信号であり、共有デ
バイスをアクセスしているのか、専用デバイスを使用し
ているのかをＣＰＵ外部で区別してやる必要がある。こ
の実施例では、例えば第１０ＣＰＬＩより共有デバイス
使用の要求信号ＲＥＱＩを出すと、ＲＥＱＩはアクティ
ブ（“Ｌパ）となり、オア回路８の入力の一端に“Ｌ”
が入力される。この時、他の第２のＣＰＵが共有デバイ
スを使用していると、フリ、７プフロツプ７のＱ出力が
“Ｈｏ“で、フリップフロンプロのＱ出力は“Ｌ゛であ
り、オア回路８の両人力は“°Ｌ°゛となり、オア回路
８よりＲＥ、ＡＤＹ１信号がＬ゛°、つまりノンアクテ
ィブで出力されるので、これにより第１のＣＰＵは、待
たされることになる。第１のＣＰＵが要求信号ＲＥＱＩ
を出した場合にこれが受は入れられて、フリップフロン
プロがＱ−“Ｈｏになれば、オア回路８の出力は、“Ｈ
“でありＲＥＡＤＹ １はアクティブである。そのため
、第１のＣＰＵは共有デバイスをアクセスできる。
（へ）発明の効果
この発明によれば、第１のデバイスの要求信号を取り込
んで、第１の許可信号を出力する第１のフリップフロッ
プと第２のデバイスの要求信号を取り込んで第２の許可
信号を出力する第２のフリップフロップの読み込みタイ
ミングを交互にずらしているので、たとえ第１と第２の
要求信号が同時に、あるいはわずかにずれて入力されて
も、必ずいずれか一方のフリップフロップをセットし、
そのセット出力で他のフリップフロップのセットを禁止
するので、必ずいずれか一方に許可信号を出力すること
ができる。また、たとえ−瞬でも、一方の要求に対し、
他方の許可信号がアクティブになるのを防止できる。
んで、第１の許可信号を出力する第１のフリップフロッ
プと第２のデバイスの要求信号を取り込んで第２の許可
信号を出力する第２のフリップフロップの読み込みタイ
ミングを交互にずらしているので、たとえ第１と第２の
要求信号が同時に、あるいはわずかにずれて入力されて
も、必ずいずれか一方のフリップフロップをセットし、
そのセット出力で他のフリップフロップのセットを禁止
するので、必ずいずれか一方に許可信号を出力すること
ができる。また、たとえ−瞬でも、一方の要求に対し、
他方の許可信号がアクティブになるのを防止できる。
第１図は、この発明の一実施例を示す優先権決定回路の
回路図、第２図は、この発明の他の実施例を示す優先権
決定回路の回路図、第３図は、従来の優先権決定回路を
示す回路図、第４図、第５図は、従来の優先権決定回路
の不具合な動作を説明するためのタイムチャートである
。 １・２・３：ノット回路、 ４・５：アンド回路、 ６・７：フリップフロップ、 ＲＥＱＩ・ＲＥＱ２ ：要求信号、 ＡＣＫｌ・ＡＣＫ２ ：許可信号。 特許出願人 株式会社島津製作所代理人
弁理士 中 村 茂 信第 図 第 図 第 図 第 図 ノット回路、３３水力 ： フリノプ７０７ブ３７Ｒム５−−−−−ｆワ１−−−−
一一一一−−７リソプフロ、デ３７０上カ フリ／フリロ７プ３７φ土 ：第 図 ＣＫ２
回路図、第２図は、この発明の他の実施例を示す優先権
決定回路の回路図、第３図は、従来の優先権決定回路を
示す回路図、第４図、第５図は、従来の優先権決定回路
の不具合な動作を説明するためのタイムチャートである
。 １・２・３：ノット回路、 ４・５：アンド回路、 ６・７：フリップフロップ、 ＲＥＱＩ・ＲＥＱ２ ：要求信号、 ＡＣＫｌ・ＡＣＫ２ ：許可信号。 特許出願人 株式会社島津製作所代理人
弁理士 中 村 茂 信第 図 第 図 第 図 第 図 ノット回路、３３水力 ： フリノプ７０７ブ３７Ｒム５−−−−−ｆワ１−−−−
一一一一−−７リソプフロ、デ３７０上カ フリ／フリロ７プ３７φ土 ：第 図 ＣＫ２
Claims (1)
- （１）第１と第２のデバイスが、第３のデバイスを選択
的に使用して共有する場合の優先権決定回路であって、 セットされると、第１のデバイスに許可信号を与える第
１のフリップフロップと、セットされると第２のデバイ
スに許可信号を与える第２のフリップフロップと、前記
第２のフリップフロップのリセット出力を条件に、前記
第１のデバイスからの要求信号を前記第１のフリップフ
ロップのセット入力端に与える第１の入力回路と、前記
第１のフリップフロップのリセット出力を条件に、前記
第２のデバイスからの要求信号を前記第２のフリップフ
ロップのセット入力端に与える第２の入力回路と、互い
に位相のずれたクロック信号を前記第１と第２のフリッ
プフロップの読み込みタイミング入力端子に与え、互い
に異なるタイミングで第１と第２のフリップフロップに
要求信号を読み込ませるクロック入力回路とを備えたこ
とを特徴とする優先権決定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174095A JPH0462639A (ja) | 1990-06-29 | 1990-06-29 | 優先権決定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2174095A JPH0462639A (ja) | 1990-06-29 | 1990-06-29 | 優先権決定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0462639A true JPH0462639A (ja) | 1992-02-27 |
Family
ID=15972567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2174095A Pending JPH0462639A (ja) | 1990-06-29 | 1990-06-29 | 優先権決定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0462639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12503281B2 (en) | 2019-09-18 | 2025-12-23 | Dosen-Zentrale Zweigniederlassung Der Kölner Blechwarenfabrik Züchner Gmbh | Vacuum stopper and assembly of stopper and container |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722256U (ja) * | 1980-07-11 | 1982-02-04 |
-
1990
- 1990-06-29 JP JP2174095A patent/JPH0462639A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5722256U (ja) * | 1980-07-11 | 1982-02-04 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12503281B2 (en) | 2019-09-18 | 2025-12-23 | Dosen-Zentrale Zweigniederlassung Der Kölner Blechwarenfabrik Züchner Gmbh | Vacuum stopper and assembly of stopper and container |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2026737C (en) | Bus master interface circuit with transparent preemption of a data transfer controller | |
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| US8356128B2 (en) | Method and system of reducing latencies associated with resource allocation by using multiple arbiters | |
| JPH073940B2 (ja) | アービタ回路 | |
| JPH0462639A (ja) | 優先権決定回路 | |
| JPS5836381B2 (ja) | 共用メモリ制御装置 | |
| US5241629A (en) | Method and apparatus for a high performance round robin distributed bus priority network | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| JP4309508B2 (ja) | Ｄｍａ制御装置 | |
| JPH081632B2 (ja) | 共有バスを有するデータ処理システムおよびその優先度決定回路 | |
| JPH04141757A (ja) | バス制御方式 | |
| KR950001232B1 (ko) | Map 네트워크 접속기에서의 버스 중재회로 | |
| JPH0353339A (ja) | 可変優先順位調停回路 | |
| JPH04308955A (ja) | マルチプロセッサ装置 | |
| JP2569534B2 (ja) | マイクロコンピユ−タ | |
| JPH0561818A (ja) | 要求受付け制御システム | |
| JPS63186354A (ja) | バスアクセスの調停回路 | |
| JPH047773A (ja) | Ｄｍａコントローラ | |
| JPH0210980B2 (ja) | ||
| JPH0193854A (ja) | バス・アービタ | |
| JPH02181854A (ja) | 要求調停方式 | |
| JPH03163650A (ja) | 競合制御回路 | |
| JPH04342052A (ja) | アービトレーション回路 |