JPH046268Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はラツチ回路、特にI²Ｌ（Integrated
Injection Logic）によるRSラツチ回路に関する
ものである。

〔従来の技術〕

従来例を第２図に示す。第２図における２００
が従来のRSラツチ回路（I²Ｌによる ラツ
チ）の等価回路であり、トランジスタ（以下Tr
と記す）１５，Tr１６と、Tr１７，Tr１８と、
Tr１９，Tr２０は各々ラツチ回路２００に接続
されるゲート回路を構成する。ラツチ回路２００
は、５つのTr１０，１１，１２，１３および１
４から成り、セツト信号入力端子とリセツト信
号入力端子は、それぞれTr１１，Tr１２とTr
１４のベースに接続されている。

第２図と第３図に示す状態図を用いて ラ
ツチ動作の説明をする。

なお、I²Ｌの論理的“Ｈ”，“Ｌ”は、回路動作
上では出力TrがOFF状態、ON状態としている。

まず、Tr１５，Tr１７が共に論理的Ｈの状態
から入力が論理的Ｌに変化する（）と、Tr
１１，Tr１２はOFFになる為、出力Ｑは論理的
Ｈとなる。

次に、入力が論理的Ｈの状態に復帰する
（）と、端子が論理的Ｈである為、Tr１３に
より供給されるインジエクシヨン電流によりTr
１４はONしているので、Tr１０によるインジエ
クシヨン電流はTr１１，Tr１２のベースに供給
されず、Tr１１，Tr１２はOFFのままとなり出
力Ｑは論理的Ｈのままである。即ち前の状態が保
持されていることになる。

次に、入力が論理的Ｌに変化する（）と、
Tr１４はOFFとなり、Tr１１，Tr１２のベース
にはTr１０よりインジエクシヨン電流が供給さ
れ、Tr１１，Tr１２はON状態となり出力Ｑは
論理的Ｌとなる。

最後に入力が論理的Ｈに変化する（）と、
前の状態でTr１１，Tr１２がONである為、Tr
１３によるインジエクシヨン電流はTr１４のベ
ースに供給されず、Tr１４はOFFのままであり
Tr１２はONを保持しているので出力Ｑは論理的
Ｌのままとなる。即ち前の状態が保持されてい
る。

本回路は以上に説明したように、 ラツチ
の機能を有している。

〔考案が解決しようとする問題点〕

上述した従来回路は、Trが５個必要となり素
子数が多いという欠点がある。

〔問題点を解決するための手段〕

本考案の回路は、第１のトランジスタおよび第
１のトランジスタとは異極性の第２のトランジス
タ、第３のトランジスタから成り、 第１のトランジスタのエミツタをインジエクシ
ヨン電流供給端子とし、第１のトランジスタのベ
ースは第２のトランジスタのコレクタと共通接続
してこれを端子とし、第１のトランジスタのコ
レクタは第２および第３のトランジスタのベース
と共通接続してこれを端子とし、第３のトラン
ジスタのコレクタを出力端子とし、第２および第
３のトランジスタのエミツタはコモン電位に接続
したことを特徴とする。

〔実施例〕

第１図に本考案の一実施例を示す。第１図にお
ける１００が本考案のRSラツチ回路であり、Tr
４，Tr５と、Tr６，Tr７と、Tr８，Tr９は、
従来例におけるのと同様、ラツチ回路に接続され
るゲート回路である。ラツチ回路１００は３つの
Tr１，２および３から成ることがわかる。

本考案の回路動作について第１図及び第３図を
用いて説明する。

まず、Tr４，Tr６が共にOFFで，端子は
各々論理的Ｈ状態から入力が論理的Ｌに変化す
る（）と、Tr２，Tr３はOFF、又Tr１はTr
２，Tr４がOFFであるのでTr１のベース電流の
吸い込みがなくOFFである。

出力ＱはTr３がOFFである為、論理的Ｈとな
る。次に、入力が論理的Ｈに変化して（）も
Tr１がOFFであるため、Tr２，Tr３へのベース
電流供給はなくTr２，Tr３はOFFのままである
ので出力Ｑは論理的Ｈのままである。即ち前の状
態が保持されている。

次に入力が論理的Ｌに変化する（）と、
Tr１のベース電流が吸い込まれTr１はONとな
る。これによりTr２，Tr３にはベース電流が供
給されることになるのでTr２とTr３はONとな
り、出力Ｑは論理的Ｌとなる。

最後に入力が論理的にＨに変化して（）も
Tr２がONしているので、Tr２のコレクタはTr
１のベース電流を吸い込み続けTr１はONのまま
であり、その為Tr２及びTr３もONを保持し、
出力Ｑは論理的Ｌのままとなる。即ち前の状態が
保持されている。

以上、説明した様に本考案は、３つのTrによ
り従来の技術と同様の ラツチ機能を有した
回路となる。

〔考案の効果〕

以上説明したように本考案は、３個のTrで
Ｓラツチの機能を実現出来、従来より素子数を少
なくすることが出来る。

【図面の簡単な説明】

第１図は本考案の一実施例、第２図は従来例お
よび第３図は第１図、第２図の回路動作を説明す
るための状態遷移図を示す。 １００，２００……RSラツチ回路、Tr１〜Tr
２０……トランジスタ、……セツト信号入力端
子、……リセツト信号入力端子、Ｑ……出力端
子、Ｉ……インジエクシヨン電流供給端子。

Claims (1)

1. 【実用新案登録請求の範囲】 第１のトランジスタおよび該第１のトランジス
   タとは異極性の第２のトランジスタ、第３のトラ
   ンジスタから成り、 前記第１のトランジスタのエミツタをインジエ
   クシヨン電流供給端子とし、該第１のトランジス
   タのベースは第２のトランジスタのコレクタと共
   通接続してこれを端子とし、前記第１のトラン
   ジスタのコレクタは前記第２および第３のトラン
   ジスタのベースと共通接続してこれを端子と
   し、前記第３のトランジスタのコレクタを出力端
   子とし、前記第２および第３のトランジスタのエ
   ミツタはコモン電位に接続したことを特徴とする
   RSラツチ回路。