JPH046280Y2 - - Google Patents
Info
- Publication number
- JPH046280Y2 JPH046280Y2 JP1989096186U JP9618689U JPH046280Y2 JP H046280 Y2 JPH046280 Y2 JP H046280Y2 JP 1989096186 U JP1989096186 U JP 1989096186U JP 9618689 U JP9618689 U JP 9618689U JP H046280 Y2 JPH046280 Y2 JP H046280Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- code
- flop
- dpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010363 phase shift Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【考案の詳細な説明】
［産業上の利用分野］
本考案は、特に差動位相偏移変調方式を対象と
する論理回路に関するものである。
する論理回路に関するものである。
［従来の技術］
デジタルデータ通信の分野における主要な変調
方式には、通常、PNコード信号を０，１のデジ
タルデータで変調する、例えば特開昭55−34578
号に開示されたようにデジタルデータとPNコー
ド信号との俳他的論理和をとつてBPSK（Bi−
Phase−Shift−Keying）変調する方式、あるい
は差動位相偏移（Differential Phase Shift
Keying：DPSK）変調方式があり、このDPSK
変調方式は近年においては拡散スペクトラム
（Spread Spectrum：SS）方式の通信等において
広範囲に採用されている。
方式には、通常、PNコード信号を０，１のデジ
タルデータで変調する、例えば特開昭55−34578
号に開示されたようにデジタルデータとPNコー
ド信号との俳他的論理和をとつてBPSK（Bi−
Phase−Shift−Keying）変調する方式、あるい
は差動位相偏移（Differential Phase Shift
Keying：DPSK）変調方式があり、このDPSK
変調方式は近年においては拡散スペクトラム
（Spread Spectrum：SS）方式の通信等において
広範囲に採用されている。
SS通信におけるDPSK変調の原理は、「デジタ
ルデータが論理“１”ならば直前のPNコードの
位相を反転し、論理“０”ならば直前のPNコー
ドの位相を継続する」というものであり、PNコ
ードとは周期的な擬似雑音（Pseudo Noise：
PN）コードを表している。
ルデータが論理“１”ならば直前のPNコードの
位相を反転し、論理“０”ならば直前のPNコー
ドの位相を継続する」というものであり、PNコ
ードとは周期的な擬似雑音（Pseudo Noise：
PN）コードを表している。
第１図はその動作を説明する波形図（タイミン
グチヤート）であり、ａはデジタルデータ信号波
形、ｂはDPSK変調されたPNコード信号の波形
を示している。第１図ｂから明らかなようにPN
コード信号の位相はデジタルデータ信号の論理レ
ベルに対応して変化しており、例えばt2−t3間は
デジタルデータ信号の論理“０”に対応してその
直前の位相が接続され、またt3−t4間では論理
“１”に対応してその直前の位相が反転されるよ
うに変化している。なお一般にはコード長Ｎは2n
−１（ｎ＝３，４，５…）の値を設定して対応さ
せることが可能である。
グチヤート）であり、ａはデジタルデータ信号波
形、ｂはDPSK変調されたPNコード信号の波形
を示している。第１図ｂから明らかなようにPN
コード信号の位相はデジタルデータ信号の論理レ
ベルに対応して変化しており、例えばt2−t3間は
デジタルデータ信号の論理“０”に対応してその
直前の位相が接続され、またt3−t4間では論理
“１”に対応してその直前の位相が反転されるよ
うに変化している。なお一般にはコード長Ｎは2n
−１（ｎ＝３，４，５…）の値を設定して対応さ
せることが可能である。
［考案が解決しようとする課題］
ところで前記BPSKによつて変調されたデータ
の復調回路は複雑な構成をとつており、また上記
SS通信等におけるそのDPSK変調部の具体的な
ハードウエア構成は従来あまり明らかでなく、比
較的複雑な回路構成をとつていると思われる。
の復調回路は複雑な構成をとつており、また上記
SS通信等におけるそのDPSK変調部の具体的な
ハードウエア構成は従来あまり明らかでなく、比
較的複雑な回路構成をとつていると思われる。
［課題を解決するための手段］
本考案は以上の観点からなされたもので、俳他
的論理和回路の入力側にアンドゲートとトグル形
フリツプフロツプとを設けただけの簡単な回路構
成で、所期のDPSK変調部を構成することを目的
とするもので、その特徴とするところは、デジタ
ルデータ信号を上記アンドゲートとトグル形フリ
ツプフロツプにより、別のパターンの信号に変換
してから、その信号によりPNコード信号を俳他
的論理和回路で変調して、所期のDPSK変調を行
うにある。
的論理和回路の入力側にアンドゲートとトグル形
フリツプフロツプとを設けただけの簡単な回路構
成で、所期のDPSK変調部を構成することを目的
とするもので、その特徴とするところは、デジタ
ルデータ信号を上記アンドゲートとトグル形フリ
ツプフロツプにより、別のパターンの信号に変換
してから、その信号によりPNコード信号を俳他
的論理和回路で変調して、所期のDPSK変調を行
うにある。
［実施例］
以下、図面を参照して本考案実施例を説明す
る。
る。
第２図は本考案実施例によるDPSK変調用論理
回路を示すブロツク図で、１はアンド回路でデー
タクロツク信号S1およびデジタルデータ信号S2を
入力とし、２はトグル形フリツプフロツプで上記
アンド回路１の出力信号S3を入力とし、３は俳他
的論理和回路で上記トグル形フリツプフロツプ２
の出力信号S4およびPNコード信号S5を入力とし
DPSK信号S6を出力信号として出力する。
回路を示すブロツク図で、１はアンド回路でデー
タクロツク信号S1およびデジタルデータ信号S2を
入力とし、２はトグル形フリツプフロツプで上記
アンド回路１の出力信号S3を入力とし、３は俳他
的論理和回路で上記トグル形フリツプフロツプ２
の出力信号S4およびPNコード信号S5を入力とし
DPSK信号S6を出力信号として出力する。
第３図ａ〜ｆは以上の論理回路の動作を示す波
形図で、各々上記信号S1〜S6を示している。
形図で、各々上記信号S1〜S6を示している。
まず、第３図ａのようなデータクロツク信号S1
および第３図ｂのようなデジタルデータ信号S2が
入力されたアンド回路１は第３図ｃのような信号
S3を出力し、続いてこの信号S3が入力されたトグ
ル形フリツプフロツプ２はその信号S3の例えば立
上りエツジによつて動作し、その機能上信号S3が
底レベルから高レベルに変化する毎に出力信号レ
ベルを反転させ、第３図ｄのような信号S4を出力
する。なお立上りエツジと同様に信号S3の立下り
エツジによつて動作させることも可能である。
および第３図ｂのようなデジタルデータ信号S2が
入力されたアンド回路１は第３図ｃのような信号
S3を出力し、続いてこの信号S3が入力されたトグ
ル形フリツプフロツプ２はその信号S3の例えば立
上りエツジによつて動作し、その機能上信号S3が
底レベルから高レベルに変化する毎に出力信号レ
ベルを反転させ、第３図ｄのような信号S4を出力
する。なお立上りエツジと同様に信号S3の立下り
エツジによつて動作させることも可能である。
さらに信号S4および第３図ｅのようなPNコー
ド信号S5が入力された俳他的論理和回路３は、第
３図ｆのような信号S6をDPSK信号として出力す
る。
ド信号S5が入力された俳他的論理和回路３は、第
３図ｆのような信号S6をDPSK信号として出力す
る。
このような構成によればDPSK変調部は簡単な
回路構成によつて実現することができる。
回路構成によつて実現することができる。
第４図ａ〜ｆは本考案の他の実施例を示すもの
で、特にPNコード信号S5を第４図ｅのようにそ
の１周期をコード長Ｎ＝７に設定した場合に出力
されるDPSK信号の変化の状況を示すものであ
る。
で、特にPNコード信号S5を第４図ｅのようにそ
の１周期をコード長Ｎ＝７に設定した場合に出力
されるDPSK信号の変化の状況を示すものであ
る。
DPSK変調の原理にしたがつて、第３図ａ〜ｆ
の場合と同様に、俳他的論理和回路３は第４図ｆ
のような信号S6をDPSK信号として出力する。
の場合と同様に、俳他的論理和回路３は第４図ｆ
のような信号S6をDPSK信号として出力する。
［考案の効果］
以上述べて明らかなように本考案によればデー
タクロツク信号とデジタルデータ信号とを入力と
するアンド回路と、このアンド回路の出力信号を
入力とするトグル形フリツプフロツプと、このト
グル形フリツプフロツプの出力信号とPNコード
信号とを入力する俳他的論理和回路とから成るよ
うに構成したものであるから、簡単な回路構成に
よつてDPSK変調部を実現することができる。
タクロツク信号とデジタルデータ信号とを入力と
するアンド回路と、このアンド回路の出力信号を
入力とするトグル形フリツプフロツプと、このト
グル形フリツプフロツプの出力信号とPNコード
信号とを入力する俳他的論理和回路とから成るよ
うに構成したものであるから、簡単な回路構成に
よつてDPSK変調部を実現することができる。
したがつて構成部品を低減することができるの
でコストダウンを計ることができ、これと共に簡
単な構成に基づき故障の発生を抑えることができ
るので信頼性を向上させることができる。
でコストダウンを計ることができ、これと共に簡
単な構成に基づき故障の発生を抑えることができ
るので信頼性を向上させることができる。
よつて本考案はSS通信を初めとする各種のデ
ジタル通信分野に広範囲に適用することができ
る。
ジタル通信分野に広範囲に適用することができ
る。
第１図ａ，ｂは本考案を説明するためのタイミ
ングチヤート、第２図および第３図ａ〜ｆ、第４
図ａ〜ｆはいずれも本考案実施例を示すブロツク
図およびタイミングチヤートである。 １……アンド回路、２……トグル形フリツプフ
ロツプ、３……俳他的論理和回路、S1〜S6……信
号。
ングチヤート、第２図および第３図ａ〜ｆ、第４
図ａ〜ｆはいずれも本考案実施例を示すブロツク
図およびタイミングチヤートである。 １……アンド回路、２……トグル形フリツプフ
ロツプ、３……俳他的論理和回路、S1〜S6……信
号。
Claims (1)
- データクロツク信号とデジタルデータ信号とを
入力とするアンド回路と、このアンド回路の出力
信号を入力とするトグル形フリツプフロツプと、
このトグル形フリツプフロツプの出力信号とPN
コード信号とを入力する俳他的論理和回路とから
成ることを特徴とする差動位相偏移変調用論理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989096186U JPH046280Y2 (ja) | 1989-08-16 | 1989-08-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989096186U JPH046280Y2 (ja) | 1989-08-16 | 1989-08-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0230651U JPH0230651U (ja) | 1990-02-27 |
| JPH046280Y2 true JPH046280Y2 (ja) | 1992-02-20 |
Family
ID=31321028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989096186U Expired JPH046280Y2 (ja) | 1989-08-16 | 1989-08-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046280Y2 (ja) |
-
1989
- 1989-08-16 JP JP1989096186U patent/JPH046280Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0230651U (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0270136A (ja) | 直接拡散変調装置 | |
| JPH046280Y2 (ja) | ||
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| US4829542A (en) | PSK modem system having improved demodulation reliability | |
| CN211124352U (zh) | 一种通过时钟信号传输数据的电路 | |
| JPS6322747Y2 (ja) | ||
| CA2121195A1 (en) | Digital Signal Transmission Device for Improvement of Anti-Multipath Feature, a Method of the Same and Digital Signal Transmission Waveform | |
| JPS60223361A (ja) | スペクトラム拡散方式 | |
| US7580473B2 (en) | Method for modulating a carrier signal and method for demodulating a modulated carrier signal | |
| JP2572969B2 (ja) | スプリツトフエ−ズ符号化回路 | |
| SU1656691A1 (ru) | Автокоррел ционный приемник сигналов с двукратной фазоразностной модул цией | |
| JPS6037850A (ja) | 論理回路 | |
| JP3116679B2 (ja) | 並列直列変換方法及び並列直列変換回路 | |
| JP3315723B2 (ja) | データ復調器 | |
| JPH01293738A (ja) | 復調回路 | |
| JPS6141462B2 (ja) | ||
| JP2648958B2 (ja) | パルス挿入回路 | |
| JPS6019396Y2 (ja) | 変復調装置の同期切替回路 | |
| JPH0366866B2 (ja) | ||
| JPS63107242A (ja) | 周波数ホツピング（ｆｈ）変調器回路 | |
| JPH0468737A (ja) | 差動位相変調通信方式用復調器 | |
| JPS62233944A (ja) | タイミング抽出回路 | |
| KR970025189A (ko) | 위상보상형 위상편이 변복조방법 | |
| JPS6331990B2 (ja) | ||
| JPH063940B2 (ja) | デジタルデータ伝送の復調回路 |