JPS6037850A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPS6037850A JPS6037850A JP58145956A JP14595683A JPS6037850A JP S6037850 A JPS6037850 A JP S6037850A JP 58145956 A JP58145956 A JP 58145956A JP 14595683 A JP14595683 A JP 14595683A JP S6037850 A JPS6037850 A JP S6037850A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- flop
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2035—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using a single or unspecified number of carriers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特に差動位相偏移変調方式を対象と了る論理
回路に関するものである。
回路に関するものである。
差動位ａ ＠移（ＤｒｆｆｅｒｅｎｔｉａＪ Ｐｂａｓ
ｅ ＳｂｊｆｔＫｅｙｉｎｇ ： Ｄ Ｐ Ｓ Ｋ ）
変調方式は、デジタルデータ通イａの分野における主要
な変調方式の一つであり。
ｅ ＳｂｊｆｔＫｅｙｉｎｇ ： Ｄ Ｐ Ｓ Ｋ ）
変調方式は、デジタルデータ通イａの分野における主要
な変調方式の一つであり。
近年においては拡散スペクトラム（５ｐｒｅａｄ Ｓｐ
ｅｃ−１ｒｕｍ ： Ｓ Ｓ）方式の通信尋において広
範囲に採用されている。
ｅｃ−１ｒｕｍ ： Ｓ Ｓ）方式の通信尋において広
範囲に採用されている。
ＳＳ通イぎにおけるＤＰＳＫ変調の原理は、「デジタル
データが論理 １ ならば直前のｌ’Ｎコードの位相馨
反転し、論理″″０′ｙならは＠前のｌ’Ｎコードの位
相を継続する」というものであり、ＰＮコードとは周期
的な擬似雑ｆ （Ｐｓｅｕｄｏ〜ｏｉｓｅ ： ＰＮ
）コードを表している。
データが論理 １ ならば直前のｌ’Ｎコードの位相馨
反転し、論理″″０′ｙならは＠前のｌ’Ｎコードの位
相を継続する」というものであり、ＰＮコードとは周期
的な擬似雑ｆ （Ｐｓｅｕｄｏ〜ｏｉｓｅ ： ＰＮ
）コードを表している。
第１図はその動作を説明する波形図（タイミングチャー
ト）であり、（ａ）はデジタルデータ（ｉｆｆ ’ｊ波
形、（ｂ）はＤＰＳＫ蔓調されたＰＮコードイｄ号の波
形を示している。第１図（ｂ）から明らがなようにＰＮ
コード信号の位相はデジタルデータ信相の論理レベルに
対応して変化しており１例えば１２− ｔ３間はデジタ
ルデータ信号の論理ゞ゛０″に対応してその直前の位相
が継続され、またｔ３− ｔ４間では論理１１″に対応
してその直前の位相が反転さ！しるように変化している
。なお一般九はコード長Ｎは２ − Ｊ （ｎ＝３．４
．５．・・・）の値を設定して対応させることが可能で
ある。
ト）であり、（ａ）はデジタルデータ（ｉｆｆ ’ｊ波
形、（ｂ）はＤＰＳＫ蔓調されたＰＮコードイｄ号の波
形を示している。第１図（ｂ）から明らがなようにＰＮ
コード信号の位相はデジタルデータ信相の論理レベルに
対応して変化しており１例えば１２− ｔ３間はデジタ
ルデータ信号の論理ゞ゛０″に対応してその直前の位相
が継続され、またｔ３− ｔ４間では論理１１″に対応
してその直前の位相が反転さ！しるように変化している
。なお一般九はコード長Ｎは２ − Ｊ （ｎ＝３．４
．５．・・・）の値を設定して対応させることが可能で
ある。
ところで上記ＳＳ通信等におけるそのＤＰＳＫ変調部の
具体的なハードウェア構成は従来あまり明らかでなく、
比較的複雑１よ回路構成をとってぃると思われる。
具体的なハードウェア構成は従来あまり明らかでなく、
比較的複雑１よ回路構成をとってぃると思われる。
本発明は以上の観点からなされたもので、簡単な回路構
成のＤ Ｐ Ｓ Ｋ変調部を提供することを目的とする
ものでその特徴とするところは、データ２０７２４５号
とデジタルデータ信号とを入力とするアンド回が６と、
このアンド回路の出力信号を入力とするトグル形フリッ
プフロップと、このトグル形フリップフロップの出力信
号とＰＮコード信号と２人力とする排他的論理回路とか
ら成る論理回路にあるものである。以下図面を参照して
本発明実施例を説明する。
成のＤ Ｐ Ｓ Ｋ変調部を提供することを目的とする
ものでその特徴とするところは、データ２０７２４５号
とデジタルデータ信号とを入力とするアンド回が６と、
このアンド回路の出力信号を入力とするトグル形フリッ
プフロップと、このトグル形フリップフロップの出力信
号とＰＮコード信号と２人力とする排他的論理回路とか
ら成る論理回路にあるものである。以下図面を参照して
本発明実施例を説明する。
第２図は本発明実施例による論理回路ビ示すブロック図
で、１はアンド回路でチータフロック信号Ｓ１およびデ
ジタルデータ信号Ｓ２を入力とし。
で、１はアンド回路でチータフロック信号Ｓ１およびデ
ジタルデータ信号Ｓ２を入力とし。
２はトグル形フリップフロックで上記アンド回路１の出
力信号Ｓ３を人力とし、３は排他的論理回路で、、ｌ［
トグル形フリップ７０ツブ２の出力信号Ｓ４およびＰＮ
Ｎコード信号Ｓ５人力としＤＰＳＫ信＠ ８６ Ｙ出刃
信号として出力する。
力信号Ｓ３を人力とし、３は排他的論理回路で、、ｌ［
トグル形フリップ７０ツブ２の出力信号Ｓ４およびＰＮ
Ｎコード信号Ｓ５人力としＤＰＳＫ信＠ ８６ Ｙ出刃
信号として出力する。
第３図（ａ）〜（ｆｌは以上の論加回路の動作を示す波
形図で、各々上記イ６号Ｓ］〜Ｓ６乞示している。
形図で、各々上記イ６号Ｓ］〜Ｓ６乞示している。
先ず、第３図（ａＪのようなデータクロゾク個号Ｓ。
および第３図（ｂｌのようなデジタルデータ信号ｓ２が
人力されたアンド回路１を工第３図ＩＣＩのよう７；Ｃ
４＝号Ｓ３ン出力し、続いてこの個＠Ｓ３が入力された
トグル形フリップフロップ２はその信号ｓ３の例えは立
上り方向によって制御され、その樟能上４ｉｆＸ Ｉｊ
Ｓ３が二発人力されるごとに一発の佃＠を発生して第３
図（ｄＪのような信号Ｓ４乞出カする。ｉｌお立上り方
向と同様に信号Ｓ３の又下り方向によっても制御するこ
とがでさる〇 さらに信＠Ｓ４および第３図（ｅ）σノようｌ工１’
Ｎコード信号Ｓ５がスカされた排他的＠卯回路３は。
人力されたアンド回路１を工第３図ＩＣＩのよう７；Ｃ
４＝号Ｓ３ン出力し、続いてこの個＠Ｓ３が入力された
トグル形フリップフロップ２はその信号ｓ３の例えは立
上り方向によって制御され、その樟能上４ｉｆＸ Ｉｊ
Ｓ３が二発人力されるごとに一発の佃＠を発生して第３
図（ｄＪのような信号Ｓ４乞出カする。ｉｌお立上り方
向と同様に信号Ｓ３の又下り方向によっても制御するこ
とがでさる〇 さらに信＠Ｓ４および第３図（ｅ）σノようｌ工１’
Ｎコード信号Ｓ５がスカされた排他的＠卯回路３は。
第３図（ｆＪのような信号Ｓ６乞Ｄ ｔ’ Ｓ Ｋ毎号
として出力子る。
として出力子る。
このような構成によればＤ Ｉ’ Ｓ １（、変調部は
簡単な回路構成によって実現することができる。
簡単な回路構成によって実現することができる。
第４図（ａＪ〜（ｆＪは本発明の他の実施例〉耶１もの
で７％にＰＮコード信号Ｓ５乞記４図（（Ｊのようにそ
の１周期をコード長Ｎ＝７に設定した場合に出力される
Ｄ Ｐ Ｓ Ｋ信号の変化の状況を示すものである。
で７％にＰＮコード信号Ｓ５乞記４図（（Ｊのようにそ
の１周期をコード長Ｎ＝７に設定した場合に出力される
Ｄ Ｐ Ｓ Ｋ信号の変化の状況を示すものである。
Ｄ Ｐ Ｓ Ｋ変調の原理にし友がって、第３図（ａ）
〜（ｆＪの場合と同様に、排他的論理回路３は第４図（
ｆ）のような（，１ｍ号Ｓ６？、Ｄ）’ＳＫ信号として
出力する。
〜（ｆＪの場合と同様に、排他的論理回路３は第４図（
ｆ）のような（，１ｍ号Ｓ６？、Ｄ）’ＳＫ信号として
出力する。
以上述べて明らかなように本発明によればデータ２０７
２４５号とデジタルデータ信号と火入力とするアンド回
路と、このアンド回路の出力信号を人力とするトグル形
フリップフロップと、このトグル形フリップフロップの
出力信号とＰＮコード信号とン人力とする排他的論理回
路とから戟るように構成したものであるから、簡単な回
路構成によってＤ ＰＳＫ変調変調実現することができ
る。
２４５号とデジタルデータ信号と火入力とするアンド回
路と、このアンド回路の出力信号を人力とするトグル形
フリップフロップと、このトグル形フリップフロップの
出力信号とＰＮコード信号とン人力とする排他的論理回
路とから戟るように構成したものであるから、簡単な回
路構成によってＤ ＰＳＫ変調変調実現することができ
る。
したがって楢成部品ン低減することかできるのでコヌト
ダウンを計ることができ、これと共に簡単な構成に基き
故障の発生を抑えることができるので信頼性を向上させ
ることができる。
ダウンを計ることができ、これと共に簡単な構成に基き
故障の発生を抑えることができるので信頼性を向上させ
ることができる。
よって本発明はＳＳ通信を初めとする各種のデジタル通
信分野に広範囲に適用することができる。
信分野に広範囲に適用することができる。
第１図（ａｃｔ （ｂＪは本発８Ａヲ説明する１こめの
タイミングチャート、第２図および第３図（ａｌ〜（ｆ
）、第４図（ａＪ〜（ｆ）はいずれも本発明実施例を示
すフロック図およびタイミングチャートである。 １・・・アンド回路、２・−・トグル形フリップフロッ
プ、３・−・排他的論理回路、８１〜Ｓ６・・・信号。 特許出願人 クラリオン株式会社 鍍Ｉ暦 年２図 第３図
タイミングチャート、第２図および第３図（ａｌ〜（ｆ
）、第４図（ａＪ〜（ｆ）はいずれも本発明実施例を示
すフロック図およびタイミングチャートである。 １・・・アンド回路、２・−・トグル形フリップフロッ
プ、３・−・排他的論理回路、８１〜Ｓ６・・・信号。 特許出願人 クラリオン株式会社 鍍Ｉ暦 年２図 第３図
Claims (1)
- 【特許請求の範囲】 データクロック信号とデジタルデータ信号とを人力とす
るアンド回路と、このアンド回路の出力信号ン人力とす
るトグル形フリップフロップと。 このトグル形フリッグフロツプの出力信号とｆ’Ｎコー
ド信号とを入力するｕＦ他的論理回路とから成ることを
０１ａとする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145956A JPS6037850A (ja) | 1983-08-10 | 1983-08-10 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145956A JPS6037850A (ja) | 1983-08-10 | 1983-08-10 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037850A true JPS6037850A (ja) | 1985-02-27 |
Family
ID=15396916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58145956A Pending JPS6037850A (ja) | 1983-08-10 | 1983-08-10 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037850A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534578A (en) * | 1978-09-02 | 1980-03-11 | Nec Corp | Coding communication system |
-
1983
- 1983-08-10 JP JP58145956A patent/JPS6037850A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534578A (en) * | 1978-09-02 | 1980-03-11 | Nec Corp | Coding communication system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4852023A (en) | Nonlinear random sequence generators | |
| JPS62213412A (ja) | 周波数逓倍回路 | |
| US5070312A (en) | Pulse width modulation circuit of programmable subframe system | |
| JPS6179318A (ja) | フリツプフロツプ回路 | |
| KR960701539A (ko) | 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit) | |
| JPS605097B2 (ja) | グレイコ−ド発生回路 | |
| JPS58221546A (ja) | 符号化回路 | |
| US5712878A (en) | Digital FSK modulator | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| JPS62274948A (ja) | フレーム同期装置 | |
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| JPH046280Y2 (ja) | ||
| JPS60223361A (ja) | スペクトラム拡散方式 | |
| JPH052016B2 (ja) | ||
| JPH0340540B2 (ja) | ||
| JP2591164B2 (ja) | パリティ演算回路 | |
| SU955022A1 (ru) | Преобразователь двоичного кода угла в двоично-дес тичный код градусов,минут и секунд | |
| JPH0487076A (ja) | 磁気ディスク装置のクロック生成装置 | |
| JPH0787399B2 (ja) | 拡散符号発生器 | |
| JPH04158646A (ja) | Ｐｎコードの発生方式 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPS5829904B2 (ja) | 符号変換装置 | |
| JPH03235428A (ja) | パリティジェネレータ・チェッカ | |
| JPS58196724A (ja) | シリアルデ−タ伝送回路 |