JPH0462945A - フリップチップ実装方法 - Google Patents

フリップチップ実装方法

Info

Publication number
JPH0462945A
JPH0462945A JP2172589A JP17258990A JPH0462945A JP H0462945 A JPH0462945 A JP H0462945A JP 2172589 A JP2172589 A JP 2172589A JP 17258990 A JP17258990 A JP 17258990A JP H0462945 A JPH0462945 A JP H0462945A
Authority
JP
Japan
Prior art keywords
substrate
chip
flip
ceramic substrate
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2172589A
Other languages
English (en)
Other versions
JP2605166B2 (ja
Inventor
Teijiro Ori
貞二郎 小里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2172589A priority Critical patent/JP2605166B2/ja
Publication of JPH0462945A publication Critical patent/JPH0462945A/ja
Application granted granted Critical
Publication of JP2605166B2 publication Critical patent/JP2605166B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07227—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/285—Alignment aids, e.g. alignment marks

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ハンプつぶれ防止用の間隔規定物を使用した
フリップチップ実装方法に関するものである。
（従来の技術） 従来、このような分野の技術としては、例えば実開昭５
９−２０６３３号、実開昭６０−７３２５０号等に記載
されるものがあった。
即ち、フリップチップボンディングによって、フリップ
チップボンディング用ＩＣと、対向接続される回路基板
との実装間隔を制御する方法としては、第２図及び第３
図に示すようなものがあった。
（１）第２図（ａ）に示すように、ＩＣチップ１上にバ
ンプ２を形成し、次いで、第２図（ｂ）に示すように、
間隔規定物３を形成する。次いで、第２図（ｃ）及び（
ｄ）に示すように、ＩＣチップ１をバンプ５が形成され
る基板４上に実装する（例えば、実開昭５９−２０６３
３号参照）。
（２）第３図（ａ）に示すように、基板１１上に導体パ
ターン１２を形成し、次に、第３図（ｂ）及び（ｂ）′
に示すように、導体パターン１２上に間隔規定物１３を
形成する。次に、第３図（ｃ）に示すように、ＩＣチッ
プ１４を実装するようにしていた（例えば、実開昭６０
−７３２５０号参照）。
（発明が解決しようとする課題） しかしながら、第２図に示すように、ＩＣチップ１上に
、間隔規定物３を設ける方法は、ＩＣチップのコストが
高くなる。特に、サーマルヘッドのように、ＩＣを多数
実装する品物は、コストアップの大きな要因となってし
まう。従って、サーマルヘッドのようなものに実装する
とすれば、第３図に示すように、基板１１側に間隔規定
物１３を設ける方法が望ましい。しかし、基板１１上の
導体パターン１２を高密度化すると、第３図に示すよう
に、導体パターン１２上に間隔規定物１３を形成しなけ
ればならなくなる。ところが、この方法であると、基板
１１に導体パターン１２のパッド部を形成した後、更に
、間隔規定物１３を設ける工程が必要となり、パッド部
が間隔規定物１３を構成する物質によって汚され、歩留
まりの低下を招いてしまう。
本発明は、以上述べた高密度配線を施した基板に対して
、間隔規定物を作成する困難性を除去するために、予め
突起物を基板に形成し、その上にパターンを形成し絶縁
することによって、フリップチップの基板との適切な間
隔をとると共に、信顛性の高いフリップチップ実装方法
を提供することを目的とする。
（課題を解決するための手段） 本発明は、上記目的を達成するために、基板上にフリッ
プチップを実装するフリップチップ実装方法において、
なだらかな傾斜面を有する突起部を形成した基板を用意
し、該基板に高密度配線を施し、該高密度配線上に絶縁
膜を形成し、前記突起部を基準位置にしてフリップチッ
プの高さを規定するようにしたものである。
（作用） 本発明によれば、上記したように、予めなだらかな傾斜
面を有する突起部を基板に形成し、その上に高密度配線
を形成し、絶縁体被膜をオーバーコートし、絶縁する。
そこで、前記突起部を基準にしてフリップチップを実装
する。
従って、基板とフリップチップ間は適切に間隔をとるこ
とができ、フリップチップのバンプつぷれを防止するこ
とができる。
（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第１図は本発明の実施例を示すフリップチップ実装工程
断面図である。
まず、第１図（ａ）に示すように、セラミック基板２１
上になだらかな傾斜面を有する突起部としての部分グレ
ーズ２２を設ける。
次に、第１図（ｂ）に示すように、セラミック基板２１
上に、スパッタ法、蒸着法、印刷焼成等で導体パターン
２３の膜付けを行い、その導体パターン２３上にソルダ
レジスト等の絶縁膜２４を形成する。
次いで、第１図（ｃ）に示すように、セラミック基板２
１上に半田ハンプ２６が形成されたＩＣチップ２５を実
装する。
このようにして、間隔を規定する部分グレーズ２２が形
成されたセラミック基板２１に対して半田バンプ２６を
形成したＩＣチップ２５を確実に実装することができる
。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
（発明の効果） 以上、詳細に説明したように、本発明によれば、予め基
板に対してなだらかな傾斜面を有する突起部を形成する
ようにしたので、パターン形成後に間隔規定物を設ける
工程が不要となり、パッド部が汚れてバンプとの接合が
できなくなるということはなくなり、歩留まりの向上を
図ることができる。
更に、なだらかな傾斜面を有する突起部が形成された基
板を用いるため、高密度な配線を形成することができる
。
【図面の簡単な説明】
第１図は本発明の実施例を示すフリップチップ実装工程
断面図、第２図は従来のフリップチップ実装工程断面図
、第３図は従来の他のフリップチップ実装工程断面図で
ある。 ２１・・・セラミック基板、２２・・・部分グレーズ、
２３・・・導体パターン、２４・・・絶縁膜、２５・・
・ＩＣチップ、２６・・・半田ハンプ。

Claims (1)

  1. 【特許請求の範囲】 　基板上にフリップチップを実装するフリップチップ実
    装方法において、 （ａ）なだらかな傾斜面を有する突起部を形成した基板
    を用意し、 （ｂ）該基板に高密度配線を施し、 （ｃ）該高密度配線上に絶縁膜を形成し、 （ｄ）前記突起部を基準位置にしてフリップチップの高
    さを規定するようにフリップチップを実装することを特
    徴とするフリップチップ実装方法。
JP2172589A 1990-07-02 1990-07-02 フリップチップ実装方法 Expired - Lifetime JP2605166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2172589A JP2605166B2 (ja) 1990-07-02 1990-07-02 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2172589A JP2605166B2 (ja) 1990-07-02 1990-07-02 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JPH0462945A true JPH0462945A (ja) 1992-02-27
JP2605166B2 JP2605166B2 (ja) 1997-04-30

Family

ID=15944650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2172589A Expired - Lifetime JP2605166B2 (ja) 1990-07-02 1990-07-02 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP2605166B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
WO2025220064A1 (ja) * 2024-04-15 2025-10-23 株式会社Fuji 回路形成方法、および回路形成装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5077862A (ja) * 1973-11-14 1975-06-25
JPS5279872A (en) * 1975-12-26 1977-07-05 Seiko Epson Corp Bonding substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5077862A (ja) * 1973-11-14 1975-06-25
JPS5279872A (en) * 1975-12-26 1977-07-05 Seiko Epson Corp Bonding substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
WO2025220064A1 (ja) * 2024-04-15 2025-10-23 株式会社Fuji 回路形成方法、および回路形成装置

Also Published As

Publication number Publication date
JP2605166B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
EP1030365A4 (en) SUBSTRATE OF A HOUSING
JPS6139741B2 (ja)
EP0814510A2 (en) TAB tape and semiconductor device using the TAB tape
JPH0462945A (ja) フリップチップ実装方法
JPH01309340A (ja) 半導体装置
JPS63211739A (ja) 半導体装置
JP2924113B2 (ja) 電子部品のボンディング方法
JPH0685005A (ja) 半導体チップの実装構造
JP3101000B2 (ja) 接合用バンプ形成方法
JPH04286392A (ja) 印刷回路基板
JPH0982750A (ja) 半導体装置
JPS6339974Y2 (ja)
JPS58191661U (ja) プリント板
JPH0786330A (ja) 半導体装置及び半導体装置の実装方法
JPS63305523A (ja) 半導体素子の製造方法
JPH05326833A (ja) 半導体実装基板
JPH09275249A (ja) 基板を有する電子部品及びその製造方法
JPH0669052B2 (ja) 半導体素子の高密度実装方法
JPS62140775U (ja)
JPH1197571A (ja) 変換基板及び半導体装置
JPH09107165A (ja) Ｂｇａ部品実装用基板
JP2000058588A (ja) ランド・グリッド・アレイ電子部品及びプリント基板
JPH02116152A (ja) 混成集積回路装置
JPH0276871U (ja)
JPH02174183A (ja) センサおよびその信号処理回路の実装構造