JPH0464114A - 計算機システムの電源制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、計算機システムにおける複数のバルク装置
に対して順次電源投入制御を行う電源制御装置に関し、
バルク装置への電源投入を効率的に行うことができる電
源制御装置に関する。

（従来の技術） 計算機システムにおける電源投入作用を第２図を用いて
説明する。

第２図において、バルク装置１ａ〜１ｄは、ＤＣ電源投
入後アクセス可能となる装置である。

電源装置１ｅ〜１ｆは、通常の電源装置であり、ＤＣ電
源の使用に用いられる。

ここで、パル、り装置１ａ〜１ｄ及び電源装置１ｅ〜１
ｆは、ＡＣ電源３が印加された状態ではＤＣ電源はＯＮ
されず、電源制御装置（ＰＣＵ）５からの投入信号７ａ
〜７ｆを受けることによってＯＮする。この時に、ＰＣ
Ｕ５は電源投入時の突入電流を軽減させるため、各装置
１８〜１ｆが順次ＯＮするように投入信号７３〜７ｆの
出力制御を行っている。

バルク装置１ａ〜１ｄは、投入信号７ａ〜７ｄを受信し
た後アクセス可能となるまでにそれぞれ異なるアクセス
可能待機時間を必要とする。

そこで、バルク装置１ａ〜１ｄがアクセス可能となると
、これをＰＣＵ５へ伝えるためにバルク装ｆｔ１Ａ〜１
ｄよりバルクアンサ信号９ａ〜９ｄをＰＣＵ５に対して
出力するようにしている。

そして、ＰＣＵ５内部においてタイマーを備えたバルク
アンサ監視回路を設け、バルク装置１ａ〜１ｄよりバル
クアンサ信号９ａ〜９ｄが出力されるか否かを一定時間
監視するようにしている。

ここで、従来のバルクアンサ監視回路について第３図を
用いて説明する。

第３図において、受信回路１１ａ〜１１ｄは、それぞれ
バルク装置１ａ〜１ｄに対応しており、バルクアンサ信
号９ａ〜９ｄを受信し、ＯＲゲート１３ａ〜１３ｄへ出
力している。

タイマー１５は、３０秒、１分、２分、４分の４種類の
時間を計時し、タイマー切換スイッチ１７へ送出してい
る。

タイマー切換スイッチ１７は、タイマー１５が計時する
４種類の時間より１種類のみを選択し、これを待機時間
とする。さらに、タイマー切換スイッチ１７は、待機時
間が紅過するとタイムオーバー信号１９を出力し、ＯＲ
ゲート１３ａ〜１３ｄへ入力する。

ＯＲゲート１３ａ〜１３ｄは、受信回路１１ａ〜ｌｉｄ
より出力されるバルクアンサ信号９８〜９ｄあるいは、
タイマー切換スイッチ１７より出力されるタイムオーバ
ー信号１９を受信する。さらに、受信した信号を出力制
御回路２１へ与えている。

出力制御回路２１は、ＯＲゲート１３ａ〜１３ｄより信
号を受け、バルク装置１ａ〜１ｄに対する電源投入制御
信号をリレー出力回路２３へ出力する。また、出力制御
回路２１は、電源装置１８〜１ｆに対する電源投入制御
信号もリレー出力回路２３へ出力する。

リレー出力回路２３は、出力制御回路２１より電源投入
制御信号を受信し、バルク装置１ａ〜１ｄおよび電源装
置ｄｌｅ〜１ｆに対して投入信号７ａ〜７ｆを出力して
いる。

クロック２５は、タイマー１５と出力制御回路２１の同
期を取るための制御クロックである。

このように、従来のバルクアンサ監視回路は構成されて
おり、次にこのバルクアンサ監視回路の作用を説明する
。

まず、クロック２５が出力制御回路２１に入力されると
、出力制御回路２１よりリレー出力回路２３を介して投
入信号７ａがバルク装置１ａに対して出力される。

これと同時に、クロック２５はタイマー１５にも入力さ
れ、タイマー１５によって３０秒、１分。

２分、４分の各時間が計時される。

ところが、これら４種類の時間は、タイマー切換スイッ
チ１７によって１種類のみしか選択されず、選択された
時間が待機時間として設定される。

４こで設定された待機時間は、他のバルク装置１ｂ〜１
ｄの待機時間についても全て同一となる。

一方、投入信号７ａが入力されたバルク装置１ａがタイ
マー切換スイッチ１７によって設定された待機時間内に
アクセス可能となると、バルク装置１ａよりバルクアン
サ信号９ａが受信回路〕１ａへ出力される。

バルクアンサ信号９ａを受信した受信回路】、１ａによ
ってこの信号はＯＲゲート１３ａへ出力される。

さらに、この信号はＯＲゲート１３ａより出力制御回路
２１へ与えられ、電源投入シーケンス制御が行われる。

しかしながら、バルク装置１ａの故障などによってタイ
マー切換スイッチ１７により設定した待機時間内に、バ
ルク装置１ａからのバルクアンサ信号９ａが出力されな
いことがある。

この場合には、待機時間経過後、タイマー切換スイッチ
１７よりタイムオーバー信号１９が出力され、ＯＲゲー
ト１３ａへ入力される。

ＯＲゲート１３ａへ入力されたタイムオーバー信号１９
は、さらに出力制御回路２１へ与えられて電源投入シー
ケンス制御が行われる。

この為、バルクアンサ信号９ａが出力されない場合には
、タイマー切換スイッチ１７によって設定された待機時
間が経過するまで電源投入シーケンス制御が行われない
。

次に、バルクアンサ信号９ａあるいは、タイムオーバー
信号１９が与えられた出力制御回路２１により、リレー
出力回路２３を介して投入信号７ｂがバルク装置１ｂに
対して出力される。

この時同時に、タイマー１５による計時が新たに行われ
、タイマー切換スイッチ１７ではバルク装置１ａの時設
定した待機時間と同一時間が設定される。

一方、バルク装置１ａの場合と同様に、投入信号７ｂが
入力されたバルク装置１ｂが待機時間内にアクセス可能
となると、バルク装置１ｂによっテ受信回路１１ｂへバ
ルクアンサ信号９ｂが出力される。

しかしながら、待機時間内にバルクアンサ信号９ｂが出
力されなければ、タイマー切換スイッチ１７よりタイム
オーバー信号１９が出力される。

この為、バルクアンサ信号９ａが出力されない場合と同
一の待機時間が経過するまで電源投入シーケンス制御が
行われない。

このようにして、バルク装置１ｃ、ｌｄについてもバル
ク装置１ａ、ｌｂの場合と同様な作用により、順次投入
信号７ｂ〜７ｄが入力されている。

このような状態において、バルク装置１ａ〜１ｄよりバ
ルクアンサ信号９ａ〜９ｄの出力が無ければ、タイムオ
ーバー信号１９が出力されるまで毎回同一待機時間が経
過するまで電源投入をすることが出来ない。

尚、バルクアンサ信号を出力しない電源装置１ｅ〜１ｆ
については、バルク装置１ｄに次いて順次投入信号７ｅ
〜７ｆが出力される。

（発明が解決しようとする課題） 上述したように、バルク装置１ａ〜１ｄはそれぞれ異な
るアクセス可能待機時間を要するにも拘らず、タイマー
切換スイッチ１７によって全てのバルク装置１ａ〜１ｄ
に対し、１種類の待機時間しか設定することができない
。

この為、バルク装置１ａ〜１ｄがアクセス可能となる前
にタイムオーバー信号１９が出力されないようにするに
は、バルク装置１ａ〜１ｄのなかで最もアクセス可能待
機時間の長いものに合せて待機時間を設定する必要があ
る。

これにより、アクセス可能待機時間の短いバルク装置に
よる次段への電源投入シーケンス制御を行う時間が必要
以上にかかる。

これは、次段への電源投入を遅らせることになり、さら
には、計算機システム全体の使用効率を低下させるとい
う不具合を招くことになる。

そこでこの発明は、このような従来の事情に鑑みなされ
たもので、各バルク装置ごとに異なるアクセス可能待機
時間に見合った待機時間を各バルク装置に対応して個別
に設定し、バルクアンサ信号が出力されない場合、必要
最少限の待機時間のみを待つようにする。これにより、
次段への電源投入時間を短縮させ、計算機システムの使
用効率を向上させることができる電源制御装置を提供す
ることを目的としている。

［発明の構成〕 （課題を解決するための手段） 上記目的を達成するために、この発明は、ＤＣ電源投入
後アクセス可能待機時間を要してアクセス可能となる複
数のバルク装置よりアクセス可能後順次出力されるアク
セス可能信号を各バルク装置にそれぞれ対応して受信す
る受信手段と、前記各バルク装置ごとに異なるアクセス
可能待機時間にそれぞれ見合った待機時間を前記各バル
ク装置に対応して個別に設定し、前記受信手段において
バルク装置からのアクセス可能信号が待機時間内に受信
されない場合に、待機時間経過後次段のバルク装置への
電源投入を指示するタイマー設定手段と、前記タイマー
設定手段による指示によって次段のバルク装置への電源
投入制御を行う制御手段とから構成される。

（作用） 上記構成において、この発明は、バルク装置のアクセス
可能待機時間に見合った待機時間を各バルク装置にそれ
ぞれ対応して個別に設定し、複数のバルク装置の電源投
入をアクセス可能待機時間あるいは設定された待機時間
の経過後に順次投入制御するようにしている。

（実施例） 以下図面を用いてこの発明の一実施例を説明する。

第１図は、この発明の一実施例を示すブロック図である
。

第１図において、第３図と同一符号のものは相当部分を
示す。

タイマー切換スイッチ１７ａ〜１７ｄは、バルク装置１
ａ〜１ｄにそれぞれ対応して設けられている。また、タ
イマー切換スイッチ１７ａ〜１７ｄは、バルク装置１ａ
〜１ｄごとに異なるアクセス可能待機時間に見合った時
間を待機時間として個別に設定している。

さらに、タイマー切換スイッチ１７ａ〜１７ｄは、待機
時間経過後ＯＲゲー）１３ａ〜１３ｄにそれぞれ対応し
てタイムオーバー信号１９ａ〜１９ｄを出力する。

以上のようにこの発明の一実施例は構成されており、次
にこの発明の電源制御装置内に設けられるバルクアンサ
監視回路の作用を説明する。

まず、出力制御回路２１よりリレー出力回路２３を通し
て投入信号７ａかバルク装置１ａへ出力される。

これと同時に、タイマー１５によって３０秒２１分、２
分、４分の各時間が計時される。

投入信号７ａが入力されたバルク装置１ａがタイマー切
換スイッチ１７ａによって設定された待機時間内にアク
セス可能となると、ノくルク装置１ａよりバルクアンサ
信号９ａが受信回路１１ａへ出力される。

さらに、このバルクアンサ信号９ａは、受信回路１１ａ
によってＯＲゲート１３ａへ出力される。

しかしながら、タイマー切換スイッチ１７ａによって設
定された待機時間内にノくルクアンサ信号９ａが出力さ
れなければ、待機時間経過後タイマー切換スイッチ１７
ａによってタイムオーバー信号９ａがＯＲゲート１３ａ
へ出力される。

このように、バルクアンサ信号９ａあるいは、タイムオ
ーバー信号１９ａが入力されたＯＲゲート１３ａにより
、これらの信号は出力制御回路２１へ与えられる。これ
により、出力制御回路２１によって電源投入シーケンス
制御が行われ、リレー出力回路２３を介してバルク装置
１ｂへ投入信号７ｂが出力される。

この時同時に、タイマー１５による計時が新たに行われ
る。また、タイマー切換スイッチ１７ｂではバルク装置
１ｂのアクセス可能待機時間に見合った待機時間がタイ
マー切換スイッチ１７ａとは無関係に設定されている。

投入信号７ｂが入力されたバルク装置１ｂがタイマー切
換スイッチ１７ｂによって設定された待機時間内にアク
セス可能となると、バルクアンサ信号９ｂが受信回路１
１ｂへ出力される。この信号は、さらにＯＲゲート１３
ｂへ出力される。

しかしながら、タイマー切換スイッチ１７ｂによって設
定された待機時間内にバルクアンサ信号９ｂが出力され
なければ、待機時間経過後タイマー切換スイッチ１７ｂ
によってタイムオーバー信号１９ｂがＯＲゲート１３ｂ
へ出力される。

このように、バルク装置１ｃ、ｌｄについてもバルク装
置１ａ、ｌｂの場合と同様に、それぞれのアクセス可能
待機時間に見合った待機時間がタイマー切換スイッチ１
７ｃ、１７ｄによって設定されている。さらに、バルク
アンサ信号９Ｃ２９ｄあるいは、タイムオーバー信号１
９ｃ、１９ｄによって順次電源投入シーケンス制御を行
い投入信号７ｃ、７ｄを出力している。

以上のように、タイマー切換スイッチによって各バルク
装置ごとに異なるアクセス可能待機時間に見合った待機
時間を個別に設定するようにした。

この為、バルクアンサ信号が出力されない場合、必要最
少限の待機時間を待つだけで次段への電源投入を行うこ
とができるようになる。

［発明の効果］ 以上説明してきたように、この発明によれば、各バルク
装置にそれぞれ対応してタイマー切換スイッチを設定し
たので、各バルク装置ごとのアクセス可能待機時間に見
合った待機時間を個別に設定することができる。

これにより、バルクアンサ信号か出力されない場合、必
要最小限の待機時間を待つだけで次段への電源投入を行
うことができる。

この為、電源投入時間を短縮させ、計算機システム全体
の使用効率を向上させることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を表すブロック図、第２図
はこの発明の電源制御システム全体を表すブロック図、
第３図は従来の電源制御装置を表すブロック図である。 ２１・・・出力制御回路 ２３・・・リレー出力回路 代私弁理上三好秀和 ５・・・電源制御装置（ＰＣＵ） １１ａ〜１１ｄ・・・受信回路 １３　ａ　〜１３　ｄ−ＯＲゲート １５・・・タイマー

Claims (1)

1. 【特許請求の範囲】 ＤＣ電源投入後アクセス可能待機時間を要してアクセス
   可能となる複数のバルク装置よりアクセス可能後順次出
   力されるアクセス可能信号を各バルク装置にそれぞれ対
   応して受信する受信手段と、 前記各バルク装置ごとに異なるアクセス可能待機時間に
   それぞれ見合った待機時間を前記各バルク装置に対応し
   て個別に設定し、前記受信手段においてバルク装置から
   のアクセス可能信号が待機時間内に受信されない場合に
   、待機時間経過後次段のバルク装置への電源投入を指示
   するタイマー設定手段と、 前記タイマー設定手段による指示によって次段のバルク
   装置への電源投入制御を行う制御手段とを有したことを
   特徴とする計算機システムの電源制御装置。