JPH0465746A - バス - Google Patents

バス

Info

Publication number
JPH0465746A
JPH0465746A JP17810990A JP17810990A JPH0465746A JP H0465746 A JPH0465746 A JP H0465746A JP 17810990 A JP17810990 A JP 17810990A JP 17810990 A JP17810990 A JP 17810990A JP H0465746 A JPH0465746 A JP H0465746A
Authority
JP
Japan
Prior art keywords
asynchronous
bus
response signal
access request
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17810990A
Other languages
English (en)
Inventor
Yoshihisa Omoto
能久 大本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17810990A priority Critical patent/JPH0465746A/ja
Publication of JPH0465746A publication Critical patent/JPH0465746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバス、特に中央処理装置と記憶装置または入出
力装置間のバスに関する。
〔従来の技術〕
従来、この種のバスは、基準クロックに基づきデータの
送受信を行う同期式通信手段を用いるバスか、基準クロ
ックに基づかずデータの送受信を行う非同期式通信手段
を用いるバスのいずれか片方を使用していた。
〔発明が解決しようとする課題〕
上述した従来のバスでは、バスに接続できる装置が同期
式通信手段か非同期式通信手段かの片方しか選択できな
い欠点がある。同期式通信手段をとる場合、全ての装置
を単一の基準クロックで制御するため、基準クロックの
周波数は装置の主たる部分の動作する範囲内で設定する
必要があり、この基準クロックが周辺部にとって最適な
りロックではない場合があり、これにより性能低下を招
く欠点がある。そして、装置全体が基準クロックに依存
しているため、基準クロックの周波数の変更を行いにく
い欠点があツた。
また、非同期式通信手段をとる場合、主要部分と周辺部
はそれぞれ個別な基準クロックで動作するため、各部分
の間のデータ通信に必ず信号の同期化を必要とし、これ
による性能低下が大きいという欠点があった。
〔課題を解決するための手段〕
本発明のバスは、 データの処理装置と記憶装置及び入出力装置間のデータ
のやりとりを行うバスにおいて、基準クロックに基づき
データの送受信を行う同期式通信手段と、 基準クロックに基づかずデータの送受信を行う非同期式
通信手段と、 バスにアクセス情報を出力する手段と、バスを基準クロ
ックに同期して使用するための同期信号を制御する手段
と同期して応答信号を返す手段と、 バスを基準クロックに同期せずに使用するための非同期
信号を制御する手段と非同期に応答信号を返す手段と、 同期式通信手段と非同期式通信手段の両手段においてア
ドレス信号とバス制御信号、及びデータ信号を共用し、
同期通信手段に用いるアクセス要求手段および応答手段
と、 非同期通信手段に用いるアクセス情報に対して先行した
アクセス要求を行なう手段および応答手段とを有するこ
とを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明による同期非同期共用バスの一実施例で
ある。
同期非同期共用バス1は共有バス6を中心とし、共有バ
ス6の基準クロックを発生する基準クロック発生部7を
有し、データ処理部2、記憶部3、入出力部4のそれぞ
れと共有バス6を接続する部分から構成される。
データ処理部2と共有バス6の間は、アクセス要求出力
部8とアクセス情報出力部9とデータ入出力部10と応
答信号受信部11と非同期応答信号同期化部12から構
成される。
記憶部3と共有バス6の間は、基準クロック受信部13
と同期アクセス要求受信部14とアクセス情報受信部1
5とデータ入出力部10と同期応答信号出力部16から
構成される。
入出力部4と共有バス6の間は、非同期アクセス要求受
信部17とアクセス情報受信部15とデータ入出力部1
0と非同期応答信号部18から構成される。入出力部4
は人出力部基準クロック発生部5からクロックの供給を
受ける。
データ処理部2は、同期非同期共用バス1よりデータを
受取り様々な処理をして同期非同期共用バス1に出力す
る部分であり、記憶部3はデータを同期非同期共用バス
1から受取り、記憶し、要求に応じて同期非同期共用バ
ス1へ出力する部分であり、入出力部4は同期非同期共
用バス1より受は取ったデータを外部へ出力し、外部か
ら入力されたデータ23を(第2図〜第5図)同期非同
期共用バス1へ出力する部分である。
ここで、データ処理部2が記憶部3よりデータを読み取
る場合と書き込む場合、及び入出力部4よりデータを読
み取る場合と書き込む場合について説明する。なお記憶
部3は基準クロック19(第2図〜第6図)に同期して
動作し、入出力部4は人出力部基準クロック27(第4
図〜第6図)に同期して動作し、基準クロック19とは
非同期に動作しているとする。
まず、第2図に示すような基準クロック19に同期した
データの読み出しを行う場合、データ処理部2が記憶部
3よりデータを読み出す例について述べる。データ処理
部2が記憶部3よりデータを読む場合、データ処理部2
はアクセス要求をアクセス要求出力に部8に出力する。
これを受けてアクセス要求出力部8は、まず非同期アク
セス要求信号21を共有バス6に出力する。そして、ア
クセス情報出力部9がデータ処理部2より受は取ったア
クセス情報を共有バス6に基準クロック19に同期して
出力し、同時にアクセス要求出力部8は同期アクセス要
求信号20を出力する。このとき、同期非同期共用バス
1に接続されている記憶部3は同期アクセス要求受信部
14からの同期アクセス要求によりアクセス情報受信部
15により示されているアクセス情報22を調べ、読み
出しに選択されていればアクセス情報22により指示さ
れた読み出しデータをデータ入出力部10に出力する。
これと同時に同期応答信号出力部16にも応答信号を出
力する。これにより、データ入出力部10は共有バス6
に基準クロック19に同期してデータ23を出力し、同
期応答信号出力部16は共有バス6へ基準クロック19
に合わせて同期応答信号24と同期化応答信号26(第
4図〜第6図)を監視しているため、同期応答信号24
が応答を示すとデータ制御部2に応答信号を出力する。
応答信号を受けたデータ処理部2はデータ入出力部10
よりデータを取り込み、同期非同期共用バス1へのアク
セスを終了スル。
次に、第3図に示すような基準クロック19に同期した
データの書き込みを行う場合、データ処理部2が記憶部
3にデータを書き出す例について述べる。データ処理部
2が記憶部3ヘデータを書き込む場合、データ処理部2
はアクセス要求をアクセス要求出力部8に出力する。こ
れを受けてアクセス要求出力部8は、まず非同期アクセ
ス要求信号21を共有バス6に出力する。そして、アク
セス情報出力部9がデータ処理部2より受は取ったアク
セス情報を共有バス6に基準クロック18に同期して出
力し、アクセス要求出力部8は同期アクセス要求信号2
0を出力する。
このとき、同期非同期共用バス1に接続されている記憶
部3は同期アクセス要求受信部14からの同期アクセス
要求によりアクセス情報受信部15により示されている
アクセス情報22を調べ、書き込みに選択されていれば
データ入出力部10よりデータを取り込み、アクセス情
報23により指示された場所へデータを書き込む。書き
込みが終了するとこれと同期応答信号出力部16に応答
信号を出力する。これによる、同期応答信号出力部16
は共有バス6へ基準クロック19に同期して同期応答信
号24を出力する。
しかる後、応答信号受信部11は基準クロック19に合
わせて同期応答信号24と同期化応答信号26を監視し
ているため、同期応答信号24が応答を示すとデータ制
御部2に応答信号を出力する。応答信号を受けたデータ
処理部2は同期非同期共用バス1へのアクセスを終了す
る。
次に第4図に示すような基準クロック19に同期しない
データ23の読み出しを行う場合、データ処理部2が入
出力部4よりデータを読み出す例について述べる。デー
タ処理部2が入出力部4よりデータを読む場合、データ
処理部2はアクセス要求をアクセス要求出力部8に出力
する。これを受けてアクセス要求出力部8は、まず非同
期アクセス要求信号21を共存バス6に出力する。そし
て、アクセス情報出力部9がデータ処理部2より受は取
ったアクセス情報を共有バス6に基準クロック19に同
期して出力し、同時にアクセス要求出力部8は同期アク
セス要求信号20を出力する。
このとき、非同期アクセス要求受信部17は非同期アク
セス要求信号21を人出力部基準クロック27により同
期化を行い出力部4にアクセス要求信号を渡す。入出力
部4はこのアクセス要求によりアクセス情報受信部15
により示されているアクセス情報22を調べ、読み出し
に選択されていればアクセス情報22により指示された
読み出しデータをデータ入出力部10に出力する。これ
と同時に非同期応答信号出力部18にも応答信号を出力
する。これにより、データ入出力部10は共存バス6に
データ23を出力し、非同期応答信号出力部18は共有
バス6へ非同期応答信号25を出力する。
しかる後、非同期応答信号同期化部12は非同期応答信
号25を基準クロック19により同期化し、同期化した
同期化応答信号26を応答信号受信部11に出力する。
応答信号受信部11は基準クロック19に合わせて同期
応答信号24と同期化応答信号26を監視しているため
、同期化応答信号26が応答を示すとデータ制御部2に
応答信号を出力する。応答信号を受けたデータ処理部2
はデータ入出力部10よりデータを取り込み、同期非同
期共有バス1へのアクセスを終了する。
次に、第5図に示すような基準クロックエ9に同期しな
いデータの書き込みを行う場合、データ処理部2が入出
力部4ヘデータを書き込み例について述べる。データ処
理部2が入出力部4ヘデータ23を書き込む場合、デー
タ処理部2はアクセス要求をアクセス要求出力部8に出
力する。これを受けてアクセス要求出力部8は、まず非
同期アクセス要求信号21を共有バス6に出力する。そ
して、アクセス情報出力部9がデータ処理部2より受は
取ったアクセス情報を共有バス6に基準クロック19に
同期して出力し、同時にアクセス要求出力部8は同期ア
クセス要求信号20を出力する。
このとき、非同期アクセス要求受信部17は非同期アク
セス要求信号21を入出力基準クロック27により同期
化を行い入出力部4にアクセス要求を渡す、入出力部4
はこのアクセス要求によりアクセス情報受信部15によ
り示されているアクセス情報を調べ、書き込みに選択さ
れていれば、データ入出力部10よりデータを取り込み
、アクセス情報23により指示された場所に書き込む。
この後、非同期応答信号出力部16にも応答信号を出力
する。これにより、データ入出力部10は共有バス6に
データ23を出力し、非同期応答信号出力部16は共有
バス6へ非同期応答信号25を出力する。
しかる後、非同期応答信号出力部16にも応答信号を出
力する。これにより、データ入出力部10は共有バス6
にデータ23を出力し、非同期応答信号同期化部12は
基準クロック19に合わて非同期応答信号25を同期化
し同期化応答信号26を応答信号受信部11に出力する
。応答信号受信部11は基準クロック19に合わせて同
期応答信号24と同期化応答信号26を監視しているた
め、同期化応答信号26が応答を示すとデータ制御部2
に応答信号を出力する。応答信号を受けたデータ処理部
は同期非同期共有バス1へのアクセスを終了する。
最後に、第6図に本発明の非同期アクセス要求を行なわ
ない場合を示す。本発明を使用しない場合の入出力部4
のアクセスはアクセス要求20を人出力部基準クロック
27による同期化の開始が1クロツク遅れるため、入出
力部4のアクセス時間は7クロツク必要である。本発明
による場合は先はど説明した第4図の様にクロック6で
あり、1クロック短くなる。
〔発明の効果〕
以上説明したように本発明は、同期式通信手段と非同期
式通信手段の両方を1つのバスで実現することにより、
基準クロックに同期した部分と非同期の部分が1つのバ
スを共用でき、バスに使用する信号線の本数を節約でき
る利点がある。
また、同期式通信手段と非同期式通信手段を選択できる
ため、データ通信を行う頻度の多い場合は同期式通信手
段を使用し、独立性が高く個別の基準クロックで動作さ
せたい場合、徐々に基準クロックの変更が予想される場
合には非同期式通信手段を使用することにより、装置の
性能を確保しながら装置の変更に対しても柔軟に対応で
きる利点がある。
また、非同期アクセスの際にはアクセス要求信号を先出
しする事により同期化にるり損失を少なく出来、本実施
例の場合非同期アクセス時間は1クロック短くなる利点
がある。
【図面の簡単な説明】
第1図は本発明による同期非同期共用バスの構成図、第
2図と第3図は、本発明による同期式通信のタイミング
チャート、第4図と第5図は本発明による非同期式通信
のタイミングチャート、第6図は従来の非同期式通信の
タイミングチャートである。 1・・・同期非同期共用バス、2・・・データ処理部、
3・・・記憶部、4・・・入出力部、5・・・人出力部
基準クロック発生部、6・・・共有バス、7・・・基準
クロック発生部、8・・・アクセス要求部、9・・・ア
クセス情報出力部、10・・・データ入出力部、11・
・・応答信号受信部、12・・・非同期応答信号同期化
部、13・・・基準クロック受信部、14・・・同期ア
クセス要求受信部、15・・・アクセス情報受信部、1
6.−・・同期応答信号出力部、17・・・非同期アク
セス要求受信部、18・・・非同期応答信号出力部。

Claims (1)

  1. 【特許請求の範囲】 データの処理装置と記憶装置及び入出力装置間のデータ
    のやりとりを行うバスにおいて、基準クロックに基づき
    データの送受信を行う同期式通信手段と、 基準クロックに基づかずデータの送受信を行う非同期式
    通信手段と、 バスにアクセス情報を出力する手段と、 バスを基準クロックに同期して使用するための同期信号
    を制御する手段と同期して応答信号を返す手段と、 バスを基準クロックに同期せずに使用するための非同期
    信号を制御する手段と非同期に応答信号を返す手段と、 同期式通信手段と非同期式通信手段の両手段においてア
    ドレス信号とバス制御信号、及びデータ信号を共用し、
    同期通信手段に用いるアクセス要求手段および応答手段
    と、 非同期通信手段に用いるアクセス情報に対して先行した
    アクセス要求を行なう手段および応答手段とを有するこ
    とを特徴とするバス。
JP17810990A 1990-07-05 1990-07-05 バス Pending JPH0465746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17810990A JPH0465746A (ja) 1990-07-05 1990-07-05 バス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17810990A JPH0465746A (ja) 1990-07-05 1990-07-05 バス

Publications (1)

Publication Number Publication Date
JPH0465746A true JPH0465746A (ja) 1992-03-02

Family

ID=16042813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17810990A Pending JPH0465746A (ja) 1990-07-05 1990-07-05 バス

Country Status (1)

Country Link
JP (1) JPH0465746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010052807A1 (ja) * 2008-11-10 2010-05-14 パナソニック株式会社 同期・非同期制御部を有するコンピュータシステム
US20110246640A1 (en) * 2010-04-06 2011-10-06 Debashis Saha Method and system for synchronous and asynchronous monitoring

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010052807A1 (ja) * 2008-11-10 2010-05-14 パナソニック株式会社 同期・非同期制御部を有するコンピュータシステム
JP2010113645A (ja) * 2008-11-10 2010-05-20 Panasonic Corp 同期・非同期制御部を有するコンピュータシステム
US8504868B2 (en) 2008-11-10 2013-08-06 Panasonic Corporation Computer system with synchronization/desynchronization controller
US20110246640A1 (en) * 2010-04-06 2011-10-06 Debashis Saha Method and system for synchronous and asynchronous monitoring
US9268664B2 (en) * 2010-04-06 2016-02-23 Paypal, Inc. Method and system for synchronous and asynchronous monitoring

Similar Documents

Publication Publication Date Title
JPH0821011B2 (ja) バス拡張制御方式
JPS589461B2 (ja) マルチプロセッサ・システム
JPH0465746A (ja) バス
EP3819778A1 (en) Bus system and method for operating a bus system
JPH0731530B2 (ja) 同期制御nc装置
JPS58130651A (ja) デ−タ受信方式
KR100263670B1 (ko) 직접 기억 장소 접근 컨트롤러
JP3399776B2 (ja) コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法
JPH0140432B2 (ja)
JP3269530B2 (ja) シリアル通信システムおよびシリアル通信方法
JP2002351818A (ja) バス制御システム
JPS60160459A (ja) 直接メモリ・アクセス制御方式
JP3304503B2 (ja) 2重系マルチプロセッサシステム
JPH0555908B2 (ja)
JPH0638675B2 (ja) 電子交換システム
JPH0521253B2 (ja)
JPH05257562A (ja) 表示回路
JPH04157556A (ja) 識別番号付与方式
JPH01204169A (ja) バス転送制御方式
JPS62123847A (ja) デ−タ同期装置
JPS62256160A (ja) プロセツサ間レジスタの同時アクセス防止方式
JPH02224015A (ja) リングメモリバツフアのセンタリング待ち時間の抑圧回路
JPH11306076A (ja) 共有メモリ制御装置
JPS5953959A (ja) 共有メモリ装置
JPH0340057A (ja) データ転送装置