JPH0465837A - 電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電界効果トランジスタの構造、特にはゲート
電極を保護するための構造に関するものである。

【従来の技術ｌ 電界効果トランジスタ（以下、ＦＥＴという）は、その
性能向上のために１μｍ以下の幅の微細なゲート電極が
用いられる。このようなゲート電極は、静電気を帯びた
人体や物に接触したり定格以上のゲート電圧が加えられ
ると、局所的な絶縁破壊が生じる。この絶縁破壊により
、ＦＥＴが破壊、損傷することになる。

従来、ゲート電極とソース電極間にダイオードなどの回
路保護用の素子を挿入することにより、ＦＥＴの破損、
損傷を防止していた。

［発明が解決しようとする課題） しかしながら、このような回路保護用の素子を挿入する
ことはゲート電極容量の増大をまねくため、特にマイク
ロ波帯などの高周波帯で用いられる場合にＦＥＴの特性
を低下させていた。

また、このような素子を挿入することはＦＥＴ自体また
はその回路が複雑となり信頼性、製造歩留りを低下させ
る要因となっていた。

°本発明の目的は、このような回路保護用の素子（ｐ人
することなく、簡単な構造によりＦＥＴのゲート電極の
絶縁破壊を防止することができるＦＥＴの構造を提供す
ることにある。

（課題を解決するための手段および作用］本発明による
電界効果トランジスタは、実質的に絶縁性である半導体
；　該半導体に形成された導電性半導体からなる能動層
；　該能動層上に形成され、離隔して形成されたドレイ
ン電極およびソース電極：　該ドレイン電極とソース電
極の間に形成されたゲート電極；　前記半導体上に形成
され、前記ソース電極に電気的に接続されているソース
パッド部；および　前記半導体上に形成され、前記ゲー
ト電極に電気的に接続されているゲートパッド部；とを
含む電界効果トランジスタにおいて、前記ソースパッド
部とゲートパッド部間の最も近接した部分での距離が、
前記ソース電極とゲート電極間の距離よりも短いことを
特徴としたものである。

本発明によれば、ＦＥＴが破壊されるような電圧がゲー
ト電極に印加された場合、ＦＥＴの動作部分である能動
層には電流が流れず、ソースパッド部とゲートパッド部
の最も近接した部分を電流が流れる。したがって、過大
な電圧がゲート電極に印加されてもＦＥＴの能動層は破
壊されない。

【実施例） 以下、本発明を実施例により詳細に説明する。

第１の実施例であるＧａＡｓＦＥＴの主要部の平面図を
第１図に示す。

半絶縁性のＧａＡｓ半導体からなる基板１には、ハライ
ドＣＶＤ法により能動層２（不純物濃度：１０”／詞程
度、厚さ１０．２μｍ）が形成されている。この能動層
２上にはショットキー接合を形成するゲート電極５と、
それをはさむように設けられたオーミック接合からなる
ドレイン電極３とソース電極４が形成される。

ボンディングワイヤーによる接続のために、ドレイン電
極３、ソース電極４およびゲート電極５は、それぞれの
ポンディングパッド部であるドレインパッド部６、ソー
スパッド部７およびゲートパッド部８に接続されている
。これらのパッド部は能動層２の形成されていない部分
に作られている。ソースパッド部５の一部分に鋭角部９
が設けられている。この鋭角部９の先端とソースパッド
部５との距離Ｌｐは０．５μｍである。この間隔Ｌｐは
、ソース電極４とゲート電極５の間隔Ｌｇｓ　　（０，
８μｍ）よりも短く設定される。

このＦＥＴのゲート・ソース電極間に高い電圧が印加さ
れた場合、ソース電極４とゲート電極５の間に電流が流
れる以前に、ソースパッド部５とゲートパッド部６の間
を鋭角部９を介して電流が流れる。このためＦＥＴの動
作部分である能動層２には大電流が流れて破壊されるこ
とはない。

次に、第２の実施例を第２図を用いて説明する。

鋭角部９以外は第１の実施例と同じであり説明を省略す
る。

第２の実施例の鋭角部９．９″はソースパッド部５とゲ
ートパッド部６の対向する位置にそれぞれ設けられてお
り、その先端部の距離Ｌｐ’　がソース電極４とゲート
電極５の間隔Ｌｇｓよりも短く設定されている。

また、先端部９．９′の幅はその先端部の距離Ｌｐ、Ｌ
ｐ″と同程度（０，５倍以上１０倍以下）としているの
で、大電流が流れた場合に先端部９．９′は融解してそ
れ以上の電流は流れず、先端部はヒユーズとして動作す
る。

［発明の効果） 以上説明したように、本発明による電界効果トランジス
タは、実質的に絶縁性である半導体；該半導体に形成さ
れた導電性半導体からなる能動層；　該能動層上に形成
され、離隔して形成されたドレイン電極およびソース電
極；　該ドレイン電極とソース電極の間に形成されたゲ
ート電極；前記半導体上に形成され、前記ソース電極に
電気的に接続されているソースパッド部；および前記半
導体上に形成され、前記ゲート電極に電気的に接続され
ているゲートパッド部；とを含む電界効果トランジスタ
において、前記ソースパッド部とゲートパッド部間の最
も近接した部分での距離が、前記ソース電極とゲート電
極間の距離よりも短いことを特徴としたものである。

従って、本発明によれば、高周波特性を損なうことなく
、製造が容易な簡単な構造によりＦＥＴのゲート電極の
絶縁破壊を防止することが可能となる。

図において、 ｌ・・・基板、 ３・・・ドレイン電極、 ５・・・ゲート電極、 ７・・・ソースパッド部、 ９．９′・・・鋭角部 ２・・・能動層、 ４・・・ソース電極、 ６・・・ドレインパッド部、 訃・・ゲートパッド部、 特許呂願入日本鉱業株式会社 代理　人　弁理士（７５６９）並用啓志

【図面の簡単な説明】

第１図は、本発明の第１の実施例を説明するためのＦＥ
Ｔの平面図、 第２図は、本発明の第２の実施例を説明するためのＦＥ
Ｔの平面図である。

Claims (1)

1. 【特許請求の範囲】 実質的に絶縁性である半導体； 該半導体に形成された導電性半導体からなる能動層； 該能動層上に形成され、離隔して形成されたドレイン電
   極およびソース電極； 該ドレイン電極とソース電極の間に形成されたゲート電
   極； 前記半導体上に形成され、前記ソース電極に電気的に接
   続されているソースパッド部；および前記半導体上に形
   成され、前記ゲート電極に電気的に接続されているゲー
   トパッド部； とを含む電界効果トランジスタにおいて、 前記ソースパッド部とゲートパッド部間の最も近接した
   部分での距離が、前記ソース電極とゲート電極間の距離
   よりも短いことを特徴とした電界効果トランジタ。