JPH0467663A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH0467663A
JPH0467663A JP2181018A JP18101890A JPH0467663A JP H0467663 A JPH0467663 A JP H0467663A JP 2181018 A JP2181018 A JP 2181018A JP 18101890 A JP18101890 A JP 18101890A JP H0467663 A JPH0467663 A JP H0467663A
Authority
JP
Japan
Prior art keywords
lead
suspension lead
lead frame
semiconductor device
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2181018A
Other languages
English (en)
Inventor
Yoshihiro Tominaga
冨永　芳弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2181018A priority Critical patent/JPH0467663A/ja
Publication of JPH0467663A publication Critical patent/JPH0467663A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリードフレームに関し、特にモールド８０ビン
以上の多ビン対応のリードフレームに間する。
〔従来の技術〕
従来、この種のリードフレームは、第２図に示すように
、半導体デバイス４を搭載するアイランド５のコーナ部
に接続し、アイランド５を支持する吊りリード２は、全
面にわたって金属面が露出しているのが一般的であった
。
〔発明が解決しようとする課題〕
上述した従来のリードフレームは、全体が金属で構成さ
れている為、吊りリードと接隣するボンディングワイヤ
がモールド成形後にボンディングワイヤのたるみや変形
を起こしてコーナ部の吊りリードとショートするという
欠点がある。
本発明の目的は、ボンディングワイヤがコーナ部の吊り
リードとショートすることのないリードフレームを提供
することにある。
〔課題を解決するための手段〕
本発明は、半導体デバイスと、該半導体デバイスを搭載
するアイランドと、該アイランドのコーナ部に接続し前
記アイランドを支持する吊りリードと、一端が前記アイ
ランドの周囲に近接して設けられ他端が外部へ導出され
るリードと、前記半導体デバイスと前記リードを接続す
るボンディングワイヤとを有するモールドＩＣタイプに
使用されるリードフレームにおいて、前記吊りリードに
絶縁材が被覆されている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の一実施例の平面図である。
第１図に示すように、リードフレームは、コーナ部に吊
りリード２ａ、２ｂを有し、吊りリード２ａの部分は、
金属表面が露出した状態になっている。ここまでは、第
２図に示した従来のリードフレームと同じである。
本実施例では、吊りリード２ｂの部分にのみ絶縁テープ
又は樹脂コーティング等により全面を絶縁材で被覆する
。
このようにすると、モールド成形時に隣接するボンディ
ングワイヤ３のたるみや変形が起きて、吊りリード２ｂ
と接触してもショートによる特性不良を防ぐことができ
る。
〔発明の効果〕
以上説明したように本発明は、リードフレームのコーナ
部の吊りリードに絶縁テープ又は樹脂コーティング等に
より絶縁材を被覆することにより、モールド成形後にみ
られるボンディングワイヤのたるみやワイヤ変形によっ
て発生する吊りリードとの接触によるショートを防止で
きるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の平面図、第２図は従来のリ
ードフレームの一例の平面図である。 １・・・リード、２．２ａ、２ｂ−・・吊りリード、３
・・・ボンディングワイヤ、４・・・半導体デバイス、
５・・・アイランド。

Claims (1)

    【特許請求の範囲】
  1. 　半導体デバイスと、該半導体デバイスを搭載するアイ
    ランドと、該アイランドのコーナ部に接続し前記アイラ
    ンドを支持する吊りリードと、一端が前記アイランドの
    周囲に近接して設けられ他端が外部へ導出されるリード
    と、前記半導体デバイスと前記リードを接続するボンデ
    ィングワイヤとを有するモールドＩＣタイプに使用され
    るリードフレームにおいて、前記吊りリードに絶縁材を
    被覆したことを特徴とするリードフレーム。
JP2181018A 1990-07-09 1990-07-09 リードフレーム Pending JPH0467663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2181018A JPH0467663A (ja) 1990-07-09 1990-07-09 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2181018A JPH0467663A (ja) 1990-07-09 1990-07-09 リードフレーム

Publications (1)

Publication Number Publication Date
JPH0467663A true JPH0467663A (ja) 1992-03-03

Family

ID=16093319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2181018A Pending JPH0467663A (ja) 1990-07-09 1990-07-09 リードフレーム

Country Status (1)

Country Link
JP (1) JPH0467663A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322825B1 (ko) * 1992-03-27 2002-03-18 가나이 쓰도무 반도체장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322825B1 (ko) * 1992-03-27 2002-03-18 가나이 쓰도무 반도체장치
KR100693241B1 (ko) * 1992-03-27 2007-03-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치
USRE43443E1 (en) 1992-03-27 2012-06-05 Renesas Electronics Corporation Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two

Similar Documents

Publication Publication Date Title
JPH0467663A (ja) リードフレーム
JPH0399459A (ja) 樹脂封止型半導体装置
JP2834990B2 (ja) クワッド型半導体装置用リードフレームの構造
JP2513062B2 (ja) リ―ドフレ―ムおよび半導体装置の製造方法
JPH02156662A (ja) 樹脂封止型半導体装置
KR100231822B1 (ko) 테이프가 부착된 리드 프레임
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH04255263A (ja) 半導体パッケージ
JPH0529427A (ja) 半導体装置の製造方法
JPS63244655A (ja) 樹脂封止型集積回路装置
JPS63137464A (ja) 半導体装置用リ−ドフレ−ム
JPH033354A (ja) 半導体装置
JPH01255259A (ja) 樹脂封止型半導体装置
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
JPH02114649A (ja) 半導体実装品の構造
JP2946775B2 (ja) 樹脂封止金型
KR960004872Y1 (ko) 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조
JP3004085B2 (ja) 半導体装置
JPH02146740A (ja) 半導体装置
JPH04303956A (ja) リードフレーム
JPH0480931A (ja) 半導体装置及びその形成方法
JPS62128164A (ja) 半導体装置のリ−ドフレ−ム
JPH01179348A (ja) 半導体装置
JPH0570304B2 (ja)
JPH04196573A (ja) 樹脂封止型半導体装置