JPH0468705B2 - - Google Patents

Description

【発明の詳細な説明】 【発明の属する技術分野】

本発明はいわゆる固定デイスク装置により代表
されるデイスク記憶装置の情報の読み書きのため
のトランスジユーサヘツドの位置を制御する回
路、より厳密には記憶媒体デイスク上に複数の情
報記録トラツクと該トラツクに情報を読み書きす
るトランスジユーサヘツドの位置を検出するため
の参照情報が記録される複数個の領域とが設定さ
れ、該参照情報として相隣る領域間では互いにず
らされた反復性のパターン群が記録され、該相隣
る１対の領域からヘツドを介して順次に読み出さ
れる１対の参照情報信号に基づいてヘツドの位置
を検出かつ制御するようにしたデイスク記憶装置
のヘツド位置制御回路に関する。

【従来技術とその問題点】

周知のとおり、デイスク記憶装置は情報の記憶
媒体として複数または単一のデイスクを備えてお
り、このデイスクはモータによつて固定デイスク
装置では数千r.p.mの高速で回転される。デイス
クの両面には同心円状に情報記録のためのトラツ
クが数十条ないし数百条設定されている。このト
ラツクに情報を書き込みあるいはそれから情報を
読み出すためのヘツドは、各デイスク面に対して
１個であつて読み書きのつど複数条のトラツクの
内のどれかに位置決めされ、かつ原則的には該ト
ラツクの中央に来るように位置決めされる。 技術の進歩に伴つて、デイスク記憶装置をより
小形化しかつより多量の情報を記憶できるように
するため、デイスクの小径化と記憶密度の高密度
化とが図られている。従来のように比較的記憶密
度が低い場合には、前述のヘツドの位置決めには
オープンループ制御が採用されて来た。この制御
方式では、ヘツドが指定されたトラツク番号の位
置に来るようにヘツドを駆動するアクチユエータ
例えばパルスモータには所定個数のパルス指令が
発しられるだけで、ヘツドの現在位置がどこであ
るかは一切検出されず、従つてヘツド位置の微調
整は行なわれない。しかし、かかるオープンルー
プ制御方式は、5.25インチ径の固定デイスクを例
にとると、500TPI（トラツク／インチ）までが限
界とされている。 トラツク密度がさらに高くなつて700TPIを越
えるようになると、ヘツドの位置決めにクローズ
ドループ制御を採用することが必要になつて来
る。かかる制御を行なうにはもちろんヘツドの位
置を正確に検出することが必要であり、このため
に種々の発明や工夫がなされているが、その多く
の場合デイスク上にヘツド位置の検出のために参
照情報、いわゆるサーボ情報をあらかじめ書き込
んでおき、この参照情報を位置検出すべきヘツド
自体で読み出して、その読み出し信号を処理して
ヘツド位置を知るようにする。本件もかかる原理
にもとづくデイスク記憶装置のヘツド位置制御回
路に属するものである。 しかし、従来技術の多く、例えば特開昭50−
99709号ほかに記載の技術では、デイスク上にあ
らかじめ書き込まれる参照情報のパターンに工夫
があり、ヘツドの位置検出時にはこのいわば特殊
なパターンを示す読み出し信号をアナログ的に正
確に処理をする必要があるために、信号処理回路
に一般に複雑で高級な回路を採用しなければなら
ない。また、参照情報もそのパターンが一定の意
味をもつているので、そのデイスクへの書き込み
もかなり正確にしなくてはならない。かかる従来
技術例を第４〜６図を参照しながら概要説明す
る。 第４図は固定デイスク装置の要部の側面図であ
つて、図では２枚のデイスク１がスピンドル軸１
ａに固定され、スピンドルモータ１ｂによつて高
速駆動される。デイスク１の各面上には、第５図
に見られるようにトラツク２のための同心の環状
エリアが多数条設定されており、図の例では参照
情報３のために前記環状エリアの周方向の一部に
割り込んでセクタ形状のエリアが設定されてい
る。第４図に見られるように、デイスク１の各面
には情報の読み書きのためのトランスジユーサの
ヘツド４がそれぞれ設けられ、これらのヘツド４
はそれぞれヘツドアーム４ａを介して移動可能な
キヤリツジ５に担持されている。このキヤリツジ
５は案内子５ａ，５ａにより固定部に案内されて
おり、アクチユエータ６は薄手の金属バンド５ｂ
を介して該キヤリツジ５を、従つてそれに担持さ
れたヘツド４を図の矢印Ｐで示された方向に進退
するように駆動ないしは位置制御する。 前述の従来技術における参照情報３は、例えば
第６図に示されるようなパターンをもち、この図
示の３個のトラツク２ａ，２ｂ，２ｃの内の中央
のトラツク２ｂに対して参照情報３ａ，３ｂが用
いられる。両参照情報３ａ，３ｂとも図の左から
右にかけてＳ、Ｎの繰り返しで磁気記録されてお
り、デイスク１が図の矢印Ｑ方向に移動するとき
の始端ｌと終端ｎとの間の中央ｍにおいては、両
参照情報３ａ，３ｂも同時にＮからＳに移るが、
その両側では両参照情報のＳからＮに移る点が互
いにずらされている。まず、ヘツド４がトラツク
２ｂに対する正規の位置Ｐ０にあるときには、ヘ
ツド４からの参照情報３の読み出し信号中には、
参照情報３ａと参照情報３ｂの双方の読み出し信
号が含まれる。この場合、中央ｍがヘツド４の下
を通過するときには、両参照情報３ａ，３ｂとも
同時にＮからＳに移るので、両参照情報３ａ，３
ｂの読み出し信号は同方向例えば負の極性をもち
互いに相加される。しかし、その両側部がヘツド
４の下を通過するときには、両参照情報３ａ，３
ｂはＳからＮに移るのでその読み出し信号は前と
は逆の正の極性をもち、かつＳからＮに移る場所
が互いにずれているので両参照情報３ａ，３ｂの
該正の極性の読み出し信号は互いに時間的にずれ
て発生する。従つてヘツド４からの参照情報３か
らの読み出し信号から、中央ｍにおける負の極性
の信号を基準として、両参照情報３ａ，３ｂから
の正の極性の読み出し信号を互いに時間的に区別
して分離し、該分離された両信号のピーク値をア
ナログ的にそれぞれ検出することができる。 さて容易にわかるように、ヘツド４が正規位置
Ｐ０にあるとき、両参照情報３ａ，３ｂの前記分
離された読み出し信号は互いに等しいピーク値を
有する。しかし、ヘツド４がこの正規位置Ｐ０か
ら僅かでもずれるとこのバランスは崩れ、例えば
ヘツド４の位置がこの正規位置Ｐ０からトラツク
間ピツチの半分図の上方にずれた位置Ｐ１にある
ときには、参照情報３の読み出し信号は参照情報
３ａからの分だけとなり、逆に図の下方に同じだ
けずれた位置Ｐ２にヘツド４があるときには、参
照情報３の読み出し信号には参照情報３ｂからの
分のみが含まれることになる。このようにして、
参照情報３の読み出し信号中に含まれる２個の参
照情報３ａ，３ｂの分を互いに分離し、かつそれ
らのもつピーク値の大小関係からヘツド４の正規
位置Ｐ０からのずれすなわちオフトラツク量を検
出して、さらにそのずれ量をゼロにするように補
正をすることができるが、信号のピーク値をアナ
ログ的に正確に評価しなければならないので、ど
うしても回路が複雑化しやすく高価になるほか、
両参照情報３ａ，３ｂの相互分離のための回路も
必要となる。 そこで、本件発明者はかかる問題点の少ないヘ
ツド位置の検出方式を先願において提案した。つ
ぎに、この方式の概要とその問題点とを第７図お
よび第８図を参照して説明する。第７図は前の第
６図とは異なるパターンの参照情報３を示すもの
で、第６図の部分に機能的に対応する部分には同
符号が付されている。第６図の場合と同じく中央
に示されたトラツク２ｂに対して２個の参照情報
３ａ，３ｂが書き込まれるが、前とは異なり各参
照情報３ａ，３ｂは図の縞模様で示されたように
簡単な反復パターンからなるとともに、トラツク
の長手方向Ｑに関して互いにずらせて書き込まれ
る。従つて、ヘツド４からの両参照情報３ａ，３
ｂの読み出し信号は、第８図ａの右側に横方向に
拡大して示されたような正負のパルス状信号の単
純な反復信号となり、かつ両参照情報３ａ，３ｂ
の読み出し信号RSは同図ａで期間Ta，Tbで示
されたように互いに時間的に分離された期間に生
起することになる。ただし、第８図ａはヘツド４
がトラツク２ｂに対する正規位置Ｐ０にある場合
に相当し、従つて両参照情報３ａ，３ｂの読み出
し信号中の反復パルスの高さは、両期間Ta，Tb
に対して同じ値を持つものとする。 第８図ｂに示された基準信号RPは例えばいわ
ゆるインデツクスパルスであつて、ふつうこの基
準信号RPに同期して参照情報３がその始端ｌか
ら書き込まれる。同図ｃに示されたしきい値信号
TSはこの基準信号RPに同期して発生される三角
波状の信号であつて、その瞬時値が経時的に変化
するしきい値を与え、前述の読み出し信号RS中
の各パルス信号のピーク値がこのしきい値と比較
される。この比較結果として同図ｄに示すよう
に、読み出し信号RS中のしきい値を越えるピー
ク値をもつパルス信号のみがカウントパルスCP
として取り出される。容易にわかるように、ヘツ
ド４が正規位置Ｐ０にあるときには、前述の両参
照情報３ａ，３ｂに対応するこのカウントパルス
CPの数na，nbは互いに等しい。 しかし、ヘツド４が第７図の正規位置Ｐ０から
図の上方にはずれた位置Ｐ１にあるときは、第８
図ｅに示すように参照情報３ａからの読み出し信
号RSa中のパルスのピーク値が参照情報３ｂに対
応する読み出し信号RSbの中のパルスのピーク値
よりも大きくなり、しきい値信号TSと比較され
た結果の両参照情報３ａ，３ｂにそれぞれ対応す
るカウントパルスCPa，CPbの数na，nbは互い
に異なり、ヘツド４が上方にずれた位置Ｐ１にあ
るときにはna＞nbとなる。同様に、ヘツド４が
下方にはずれた位置Ｐ２にあるときにはna＜nb
となる。このようにして、両参照情報３ａ，３ｂ
に対応するカウントパルスCPa，CPbの数na，
nbの差na−nbから、ヘツド４の正規位置Ｐ０か
らのずれの量とずれの方向とを検出することがで
きる。 この新しく提案されたヘツド位置の検出方式で
は、読み出し信号RS中のパルス信号のピーク値
はアナログ的に取扱われるが、しきい値信号TS
と一たん比較された後のカウントパルスCPは、
デジタル回路によつて処理できるので、信号処理
前の第６図に示された方式の場合よりも回路の構
成が簡単でかつその動作が確実である。また、両
参照信号３ａ，３ｂに対応するカウントパルス
CPa，CPbは互いに時間的に明瞭に分離されて生
起するので、信号分離回路が不要になる。さらに
両信号情報３ａ，３ｂも単純な反復パターンでよ
いので、その書き込みが容易でかつ狂いが少ない
利点がある。 以上のように新提案方式は、原理上それまでの
従来技術にない優れた長所を有するが、その実用
化を図つて見ると意外な所に問題点があり、それ
はしきい値信号TSを基準信号RPに同期して発生
させる点に起因することがわかつた。前述のよう
に参照信号３は基準信号RSに同期して書き込ま
れるのであるから、しきい値信号TSも基準信号
RPに同期させれば原理上はよいはずなのである
が、実際には基準信号RP自体が参照信号３の始
端ｌと同期しなくなることが生じる。すなわち、
参照情報３はデイスク１上に書き込まれているの
に対し、周知のインデツクスパルスなどの基準信
号RSはふつうデイスク１を回転させるスピンド
ルモータ１ｂから発生されるため、周囲温度の変
化や経年変化のために参照情報３の書き込んだ時
の基準信号RSのタイミングと異なるタイミング
で、第８図ｂに示すように基準信号RP１が実際
に発しられることが生じうる。この基準信号RP
１の生起のタイミングの時間的変動tvは些少では
あるが、前述のカウントパルスCPa，CPbに影響
を与えてその数na，nbを変動させ、ヘツド位置
の検出精度を落とすことになる。 第８図ｇは、基準信号RP１が正規のタイミン
グより時間tvだけ遅れて生起したとき、これに同
期して発生されるしきい値信号TSを示すもので、
同図ｈはヘツド４が正規位置Ｐ０にある場合の参
照情報の読み出し信号RSa，RSbとこの遅れたし
きい値信号TSとの比較を示す。この比較結果の
カウントパルスCPa，CPbは同図ｉに示すように
なり、それらの数na，nbは元来は互いに等しく
なければならないのであるが、実際にはna＞nb
になつてしまう。もちろん、かかる不具合はすべ
て基準信号RPをデイスク１とはいわば別の所か
ら発生させることに起因するのであるから、デイ
スク１上に基準信号RPを発生させるための別の
参照情報を書き込んでおくようにすればこの不具
合は解消するのであるが、それだけデイスク１上
の記録エリアが消費されることになり、また基準
信号用参照情報を同じデイスク１上に書き込まれ
た参照情報３やトラツク２に書き込まれたデータ
情報などと区別することが必要になり、回路構成
の簡略化に対して逆行することになつてしまう。

【発明の目的】

本発明の目的は、基準信号の発生のタイミング
が参照情報を書き込んだときのタイミングからず
れても、ヘツド位置の検出精度がこれによつて影
響されることがないようなデイスク記憶装置のヘ
ツド位置制御回路を得ることにある。

【発明の要点】

本発明によれば上記の目的は、冒頭記載の記憶
媒体デイスク上に複数条の情報記録トラツクと該
トラツクに情報を読み書きするトランスジユーサ
ヘツドの位置を検出するための参照情報が記録さ
れる複数個の領域とが設定され、該参照情報とし
て相隣る領域間では互いにずらされた反復性のパ
ターン群が記録され、該相隣る１対の領域からヘ
ツドを介して順次に読み出される１対の参照情報
信号に基づいてヘツドの位置を検出かつ制御する
ようにしたデイスク記憶装置のヘツド位置制御回
路に、経時的に変化するランプ状のしきい値信号
を発するしきい値信号発生回路と、デイスクの回
転に同期して発しられる基準信号に基づいて該し
きい値信号発生回路を動作開始させる同期信号を
発する同期化回路と、前記１対の参照情報信号の
それぞれを前記しきい値信号と比較して該しきい
値を切る参照信号中の反復パターン信号の数を計
数するためのカウントパルスを発する比較回路
と、該カウントパルスを１対の参照情報信号のそ
れぞれについて計数して該両計数値の差からヘツ
ドのトラツクに対する正規位置からのずれの量を
検出する位置ずれ検出回路とを設け、同期化回路
が参照情報信号の始端時期よりは遅れたタイミン
グで同期化信号を発し、該同期化信号を受けるし
きい値発生回路が参照情報信号の始端から終端ま
での時間よりも短い時間幅のしきい値信号を発す
るようにすることによつて達成される。

【発明の実施例】

以下、図を参照しながら本発明回路の実施例を
説明するにあたり、まず第１図と第２図を参照し
て構成の大要とその動作とを説明する。 第１図は本発明回路の基本構成図であつて、前
述の従来技術の例示図と共通の部分には同一の符
号が付されている。図において、スピンドルモー
タ１ｂにより定速駆動されるデイスク１はその要
部を展開した形で示されており、この例では参照
情報３はトラツク２の周方向の一部に割り込ませ
たエリア内に書き込まれているが、公知のように
トラツク２が設定されたデイスク１の面とは異な
る面の全周にわたつて繰り返して書き込むように
しても差し支えない。参照情報３は前の第７図に
示されたものと同じく、相隣る参照情報のための
領域が互いにトラツクの長手方向にずらされ、か
つ一つの領域には反複性のパターンが100回程度
繰り返し書き込まれて記録される。この参照情報
３はスピンドルモータ１ｂに内蔵されてそのロー
タの位置を検出するホール素子１ｃなどの手段で
その回転に同期して発生されるいわゆるインデツ
クスパルスなどの基準信号RPにその始端ｌを同
期させてヘツド４によつて書き込まれる。このよ
うにして書き込まれた参照情報３を読み出すヘツ
ド４はアクチユエータ６によつて矢印Ｐで示すよ
うにデイスクの径方向に進退駆動される。このア
クチユエータ６は公知のように例えば二相または
それより多相のパルスモータであつて、図ではロ
ータ６ａと二相の固定子コイル６ｂ，６ｃによつ
て簡略に示されており、それに付属した駆動回路
６ｄによつて、いわゆるシーク信号SKを受けた
ときパルスモータとして動作してシーク信号SK
によつて指定された番号のトラツク２の概略の位
置にヘツド４を駆動するとともに、制御信号CS
を受けたとき一種のトルクモータとして動作して
２個の固定子コイル６ｂ，６ｃへの供給電流値の
比によつて定まる位置にヘツド４の位置を微調整
することができる。このアクチユエータ６の駆動
回路６ｄにシーク信号SKあるいは制御信号CSを
与える制御回路８は、例えばマイクロコンピユー
タである。上のヘツド４の位置の微調整の量や方
向を決めるために、参照情報３がヘツド４を介し
て読み出されるが、その読み出し信号は増幅器７
によつて増幅されて、前述のような多数のパルス
信号を含む参照情報RSとなる。第２図ａには、
ヘツド４が正規位置Ｐ０にあるときの参照信号
RSが２個の参照情報３ａ，３ｂにそれぞれ対応
する２個の参照情報RSa，RSbに区別して示され
ている。 第１図でブロツクで示されたしきい値信号発生
回路１０はその枠内に示されたように、例えば参
照情報３の中央ｍで中高な三角状波のランプ（坂
道）状のしきい値信号TSを、その左方に示され
た同期化回路２０からの同期信号SSに同期して
発生する。該同期化回路２０は前述の基準信号
RPを受けてこの同期信号SSを発するわけである
が、第２図ｂに示す基準信号RPに基づいて直ち
にこの同期信号SSを発することをせず、同図ｃ
に示すように基準信号RPより小時間tdだけ遅れ
て立ち上がるように同期信号SSを発する。従つ
て、しきい値信号発生回路１０は、第２図ｅに示
すように基準信号RPからこの小さな遅延時間td
の後にしきい値信号TSを発し、その右方に示さ
れた比較回路３０は、前述の参照信号RS中のパ
ルス信号をこのしきい値信号TSと比較して、前
者のピーク値が後者の値を越えるときにカウント
パルスCPを発する。第２図ｆには、この比較結
果のカウントパルスCPが参照情報３ａ，３ｂに
それぞれ対応する２個の部分CPa，CPbに分けて
示されている。またこの際、しきい値信号発生回
路１０の発するしきい値信号TSの時間幅Ttは、
第２図からもわかるように参照信号RSの始端ｌ
から終端ｎまでの時間Trよりも短く選ばれる。
より正確には、第２図ａからもわかるように、し
きい値信号TSを基準信号RPよりも遅延時間tdだ
け遅れて発生させても、その終端が参照信号RS
の終端ｎを越えて遅れることがないように、しき
い値信号TSの時間幅が充分短く設定される。こ
のようにしておけば、第２図ｆに示されたカウン
トパルスCPa，CPbのそれぞれの個数na，nbは、
第２図ａに示すようにヘツド４の正規位置Ｐ０に
あり、かつ同図ｂに示すよに基準信号RPが参照
信号３の始端ｌと同じ時に発生したとき、同図ｆ
に示されたカウントパルスCPa，CPbのパルス数
na，nbは互いに等しくなる。 つぎに基準パルスRPが第２図ｇに示されるよ
うに参照情報３の始端ｌとは変動時間tvだけずれ
て、図では遅れて発生した場合を考えると、しき
い値信号TSは同図ｈに示されたようにこれより
さらに遅延時間tdだけ遅れて発生されるが、この
場合にもしきい値信号TSの終端が参照信号RSの
終端ｌよりも遅れることがないように、しきい値
信号TSの時間幅Ttが選ばれる。この条件は図か
ら容易にわかるように、Tt≦Tr−tv−tdで表わ
すことができる。この条件が満足されている限
り、同図ｉに示されたカウントパルスCPa、CPb
のそれぞれのパルス数na，nbは互いに等しい。
さらに第２図ｋには、ヘツド４の位置がその正規
位置Ｐ０からずれて第７図の位置Ｐ２にあり、か
つ基準信号RPが参照信号３の始端ｌよりも変動
時間tvだけ早く発生した場合の参照信号RSa，
RSbとしきい値信号TSの波形が示されている。
図からわかるように、この場合もしきい値信号
TSは基準信号RPより遅延時間Tdだけ遅れて発
生されるが、td≧tvであるように選んでおけば、
しきい値信号TSの始端が参照信号RSの始端ｌよ
り早くなることはなく、従つて第２図ｌに示され
るカウントパルスCPa，CPbのパルス数が基準信
号RPの生起の変動時間tvによつて影響されるこ
とはない。以上の説明からわかるように、基準信
号RPの生起タイミングが参照信号RSの始端ｌの
前後に時間tvだけ変動しても、しきい値信号TS
を基準信号RPよりもtd≧tvの関係を満たす時間
tdだけ遅延させ、かつしきい値信号TSの時間幅
TtをTt≦Tr−tv−tdの関係を満たすように選ん
でおけば、カウントパルスCPa，CPbのパルス数
na，nbは影響されることがなく、従つてそれら
の差na−nbすなわちヘツド４の生起位置Ｐ０か
らのずれを正確に検出することになる。 第１図に帰つて、位置ずれ検出回路４０は上述
のカウントパルスCPa，CPbのパルスna，nbの
差na−nbを検出する。該回路４０は経時的に互
いに分離して発生される両カウントパルスCPa，
CPbからかかるパルス数の差na−nbを検出でき
るものであれば足りるわけであるが、最も簡単に
は該回路を図示のように１個のアツプダウンカウ
ンタ回路で構成することができる。この場合、位
置ずれ検出回路４０はそのカウント入力端子Ｃに
カウントパルスCPを受け、そのカウントモード
を２個のモード指定入力Ｕ、Ｄに与えられる信号
によつて切り換えられる。この例ではカウントア
ツプモード指定入力Ｕには前述の同期化回路２０
からの同期信号SSが用いられており、該信号SS
の立ち上がりすなわちしきい値信号TSの発生と
同時に位置ずれ検出回路４０はカウントアツプモ
ードにされる。もう一方のカウントアツプモード
指定入力Ｄに与える信号は第２図ｄに示すような
同期信号SSの補信号SS１であつてよく。しきい
値信号TSの中央において立ち上がつて、位置ず
れ検出回路４０をカウントダウンモードに切り換
える。 このように位置ずれ検出回路４０のカウントモ
ードをカウントパルスCPa，CPbに対して切り換
えることにより、しきい値信号TSの終端の時点
には前述のパルス数の差na−nbが該回路４０内
に記憶されているので、この時点で該記憶カウン
ト値を制御回路８の入力ポート８ａを介して例え
ば図示のようにビツトパラレルに該回路８内に読
み込めばよい。また、上のパルス数の差na−nb
の値が負になつたときには、カウンタの終段から
出るキヤリ信号を記憶させておいて、前述のカウ
ント値の読み込みと同時に該キヤリも読み取るよ
うにすればよい。制御回路８は、このようにして
読み取つた位置ずれ信号に基づいて、アクチユエ
ータ６の駆動回路６ｄに対する制御信号CSの値
を計算し、その出力ポート８ｂを介して該信号
CSを出力する。 次に第３図を参照しながら本発明回路の具体実
施例を説明する。ヘツド４から参照信号３の読み
取り信号を受ける同腹回路７は差動入力差動出力
の高精度の演算増幅器７１とその出力側の付属回
路を含む。その２個の差動出力をそれぞれ受ける
キヤパシタ７２ａ，７２ｂは、出力信号中の直流
分をカツトオフして交流分のみを右側の抵抗回路
に与える。１対の抵抗７３ａ，７３ｂはそれぞれ
差動出力の負荷抵抗であり、実質的には両抵抗７
３ａ，７３ｂの相互接続点から参照信号RSが取
られるが、演算増幅器７１の差動増幅差用の対称
性を保持するための１対の抵抗７４ａ，７４ｂが
付加されている。 しきい値信号発生回路１０の中心は積分動作を
する演算増幅器１１であつて、その入出力間に公
知の帰還用のキヤパシタ１２が接続されている。
この増幅器１１によつて積分さる信号は、その差
側に示された接続点Ｖの電位であつて、この接続
点Ｖには同期化回路２０からの同期信号SSが抵
抗１５を介して与えられる。従つて接続点Ｖの電
位は同期信号SSの立ち上がりの始端ｌ１からそ
の中央ｍ１までは「１」となり、中央ｍ１から終
端ｎ１までは「０」となる。一方、積分速度すな
わちしきい値信号TSのもつ勾配は、前述のキヤ
パシタ１２とこれに直列に入る抵抗１３および調
整抵抗１４の抵抗値とで決まる時定数によつて設
定される。上述のような接続点Ｖの電位変化に応
じて、この積分回路は最初は該電位の「１」値を
かかる積分速度で正方向に積分した後、同じ積分
速度で負方向に積分することになるから、演算増
幅器１１の出力であるしきい値信号TSは中高で
対称な三角状の波形となる。なお、時定数回路側
の演算増幅器１１の図の上側の入力の動作基準電
位は、１対の抵抗１６ａ，１６ｂで設定され、そ
の下側の入力の動作電位はもう１対の抵抗１７
ａ，１７ｂで設定されて、抵抗１８を介して該下
側の入力に与えられる。また、演算増幅器１１に
付属する２個のダイオード１１ａ，１１ｂと抵抗
１１ｃとは、該増幅器の上述の動作を確実にする
ための一種のリミツタ回路である。 同期回路２０は、図示のように基準信号RPを
受けてこれによつて始動されるカウンタ２１であ
つてよく、このカウンタ２１は基準信号RPによ
つてカウンタ値をリセツトされ続いてクロツク回
路２２からのクロツクパルスをそのカウント入力
Ｃを受けてカウントアツプする。フリツプフロツ
プ２３は基準信号RPによつて最初リセツトされ、
カウンタ２１が小時間tdの間カウントアツプされ
てそのカウント段Ｂ１からカウント出力が出た時
点でセツトされるので、基準信号RSを受けてか
らこの小さな遅延時間tdの後にそのＱ出力から同
期信号SSを発する。フリツプフロツプ２３のこ
のセツト状態はカウンタ２１のカウントアツプが
進んで後段のカウント段Ｂ２からカウント出力が
出てリセツトされるまで続き、以後それまでと同
時間だけリセツト状態が保たれる。前述の補の同
期化信号SS１はフリツプフロツプ２３の出力
から得られる。もちろんこの簡単な例に限らず、
より正確な同期化回路２０も公知の技術を組み合
わせることによつて容易に構成することができ
る。 比較回路３０の主体は比較演算増幅器３１であ
るが、この例では参照信号RS中に含まれ得る余
分な高周波分を取り除くローパスフイルタ回路が
付加されている。このフイルタ回路はリアクトル
３２と接地側のキヤパシタ３３およびＢ電源側の
キヤパシタ３４とからなるLCフイルタであつて、
これに比較演算増幅器３１の参照信号RSを受け
る側の入力の動作基準電位を設定するための１対
の抵抗３５ａ，３５ｂが複合化されており、この
直流基準電位が抵抗３６を介して該入力に与えら
れる。比較演算増幅器３１はこの図の上側の入力
に与えられる参照信号RSを下側の入力に与えら
れるしきい値信号TSと比較してカウントパルス
CPを発し、上述のアツプダウンカウンタ４１と
して構成された位置ずれ検出回路４０に与える。 以上説明した本発明によるデイスク記憶装置の
ヘツド位置制御回路は、実施例に挙げた具体構成
のほか種々の態様で実施することができる。とく
に同期化回路２０、比較回路３０および位置ずれ
検出回路４０は、本発明の要旨内において、その
回路構成を公知技術を組み合わせて目的に沿つた
自由に選択することが可能である。しきい値信号
発生回路１０については、回路構成はもちろんそ
の発生するしきい値信号の波形についても、実施
例に述べたほかに繰り返し鋸歯状波などの波形を
選択することができるが、実施例に述べた中央で
ピーク値を有する三角状波は次に述べる特有の効
果を有する。すなわち、前の第２図ｈまたはｋを
参照すると、しきい値信号TSは参照信号RSの始
端ｌに対してTd±Tvの時間差だけずれて発生さ
れるため、その中央のピーク位置は参照信号RS
の中央ｍに対して若干のずれを生じる。このた
め、もししきい値信号TSの中央ピーク値が参照
信号RSの最高ピーク値より低いとカウントパル
スCPのパルス数のカウントに誤差を生じるおそ
れがあるが、逆にしきい値信号TSの中央ピーク
値を参照信号RSの最高ピーク値よりも僅かに高
目に選定しておきさえすれば、すべての条件でカ
ウントパルスCPのパルス数のカウントに誤差を
生じえなくすることができる。すなわち、中高の
三角状波は当然その中央部においてピーク値を有
するのであるから、上述のようなカウント誤差を
なくす上に有利なのである。かかる三角状波のピ
ーク値の選定はもちろん参照信号RSの最高ピー
ク値よりは高目に、より正確には基準信号RPの
発生時期の最大変動幅をtvmとし、しきい値信号
の遅延時間tdをこれと同じとしたとき、実用的に
は最高ピーク値の１＋２・Td／Tt倍程度または
少しこれより高目にすることが望ましい。

【発明の効果】

以上の説明からわかるように、本発明によれば
記憶媒体デイスク上に複数条の情報記録トラツク
と該トラツクに情報を読み書きするトランスジユ
ーサヘツドの位置を検出するための参照情報が記
録される複数個の領域とが設定され、該参照情報
として相隣る領域間では互いにずらされた反復性
のパターン群が記録され、該相隣る１対の領域か
らヘツドを介して順次に読み出される１対の参照
情報信号に基づいてヘツドの位置を検出かつ制御
するようにしたデイスク記憶装置のヘツド位置制
御回路において、参照情報を読み出すためのタイ
ミングを決める基準信号が当初参照情報を書き込
んだときのタイミングからどのようにずれて発生
してもヘツドの現在位置を常に正確に検出してこ
れに基づいてヘツドの正規位置からのずれを正し
く補正することができる。本発明により、前記の
種類のデイスク記憶装置のヘツド位置制御回路が
それまでの従来技術に対しても利点を充分に発揮
できるようになり、ヘツド位置の検出のための回
路構成を簡単にしかつその動作を確実にすること
ができる。本件発明の先願の提案に対して、本発
明の実施のためには同期化回路からの同期信号を
僅か遅らせるだけですむので、実質的な回路構成
の付加が必要がなく、新提案方式の実施に際して
生じた問題点を完全に解決することができる。な
お、本発明の実施に際しては、しきい値信号の発
生時間幅よりも参照信号の時間幅を長くする要が
あり、従つて参照情報の書き込み領域を広目にと
る必要が理論上はあるが、基準信号の生起タイミ
ングの変動幅はふつう参照信号の全時間幅の1/20
以下の些少な量なので、実際上は参照情報のため
の領域を本発明の実施例のために拡げる必要は生
じない。

【図面の簡単な説明】

第１図は本発明によるデイスク記憶装置のヘツ
ド位置制御回路の基本構成を関連部分と併せて示
すブロツク回路図、第２図はその回路動作を説明
するための回路内の主要信号の波形を示す波形
図、第３図は本発明の具体実施例の回路図、第４
図は本発明の実施対象であるデイスク記憶装置の
一例の要部側面図、第５図はその要部の平面図、
第６図は従来技術における参照情報の書き込み状
態例を示す書き込み領域の割り付け図、第７図は
本発明が適用されるヘツドの位置検出用参照情報
書き込みの態様例を示す書き込み領域の割り付け
図、第８図は該参照情報を利用した従来技術にお
ける回路動作を説明するための回路内の主要信号
の波形を示す波形図である。図において、 １：デイスク、２：トラツク、３，３ａ，３
ｂ：参照情報またはサーボ情報、４：ヘツド、
６：ヘツドのアクチユエータ、６ｄ：アクチユエ
ータの駆動回路、７：参照信号の増幅回路、８：
制御回路またはマイクロコンピユータ、１０：し
きい値信号発生回路、２０：同期化回路、３０：
比較回路、４０：位置ずれ検出回路、４１：アツ
プダウンカウンタ、CP，CPa，CPb：カウント
パルス、CS：制御信号、ｌ：参照情報の始端、
ｍ：参照情報の中央、ｎ：参照情報の終端、Ｐ
０：ヘツドの正規位置、Ｐ１，Ｐ２：正規位置か
らずれたヘツド位置、RP：基準信号またはイン
デツクスパルス、RS，RSa，RSb：参照信号、
SS：同期信号、SS１：同期信号の補信号、TS：
しきい値信号、td：しきい値信号の遅延時間、
tv：基準信号の変動時間、である。

Claims (1)

【特許請求の範囲】
1. １ 記憶媒体デイスク上に複数条の情報記録トラ
   ツクと該トラツクに情報を読み書きするトランス
   ジユーサヘツドの位置を検出するための参照情報
   が記録される複数個の領域とが設定され、該参照
   情報として相隣る領域間では互いにずらされた反
   復性のパターン群が記録され、該相隣る１対の領
   域からヘツドを介して順次に読み出される１対の
   参照情報信号に基づいてヘツドの位置を検出かつ
   制御するようにしたものにおいて、経時的に変化
   するランプ状のしきい値信号を発するしきい値信
   号発生回路と、デイスクの回転に同期して発しら
   れる基準信号に基づいて該しきい値信号発生回路
   を動作開始させる同期信号を発する同期化回路
   と、前記１対の参照情報信号のそれぞれを前記し
   きい値信号と比較して該しきい値を切る参照信号
   中の反復パターン信号の数を計数するためのカウ
   ントパルスを発する比較回路と、該カウントパル
   スを１対の参照情報信号のそれぞれについて計数
   して該両計数値の差からヘツドのトラツクに対す
   る正規位置からのずれの量を検出する位置ずれ検
   出回路とを含み、前記同期化回路が参照情報信号
   の始端時期よりは遅れたタイミングで同期化信号
   を発し、該同期化信号を受けるしきい値発生回路
   が参照情報信号の始端から終端までの時間よりも
   短い時間幅のしきい値信号を発するようにしたこ
   とを特徴とするデイスク記憶装置のヘツド位置制
   御回路。