JPH0469773A - 論理合成システム - Google Patents
論理合成システムInfo
- Publication number
- JPH0469773A JPH0469773A JP2182041A JP18204190A JPH0469773A JP H0469773 A JPH0469773 A JP H0469773A JP 2182041 A JP2182041 A JP 2182041A JP 18204190 A JP18204190 A JP 18204190A JP H0469773 A JPH0469773 A JP H0469773A
- Authority
- JP
- Japan
- Prior art keywords
- rule
- library
- logical
- circuit
- mapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理合成システムに関し、特にＣＡＤによる
ディジタル論理回路の設計に用いられる合成システムに
関する。
ディジタル論理回路の設計に用いられる合成システムに
関する。
従来この種の論理合成システムは、テクノロジに依存し
ない最適化処理部、テクノロジマツピング処理部、テク
ノロジに依存する最適化処理部から構成されていた。
ない最適化処理部、テクノロジマツピング処理部、テク
ノロジに依存する最適化処理部から構成されていた。
テクノロジマツピング処理部では、合成対象回路中のＡ
ＮＤ、ＯＲなどの部分回路に対して、マツチングするラ
イブラリ基本素子を逐次探索し、マツチングした基本素
子のうち最適なものを選択してマツピングを行なってい
た。
ＮＤ、ＯＲなどの部分回路に対して、マツチングするラ
イブラリ基本素子を逐次探索し、マツチングした基本素
子のうち最適なものを選択してマツピングを行なってい
た。
この場合、複数のゲートからなる複合ゲー）〜に対して
は、複合ゲートを構成するゲートのうち、１つのゲーＩ
・のマツチングを行ない、マツチングしたゲートの周辺
回路に対してそれぞれマツチングをし、最終的にマツチ
ングしたライブラリの基本素子のうち最適なものを選択
してマツピングを行なっていた。
は、複合ゲートを構成するゲートのうち、１つのゲーＩ
・のマツチングを行ない、マツチングしたゲートの周辺
回路に対してそれぞれマツチングをし、最終的にマツチ
ングしたライブラリの基本素子のうち最適なものを選択
してマツピングを行なっていた。
上述した従来の論理合成システムは、テクノロジ独立最
適化処理を行なった後、テクノロジマッピンク時に合成
対象回路の部分回路に対してずべてのライブラリ中の基
本素子とのマツチングをとるか、マツピング対象となる
ライフラリ基本素子の機能の絞り込みを行なった後、マ
ツチングをとっており、マツチング回数か多くなり、処
理時間か長くなるという欠点かあった。
適化処理を行なった後、テクノロジマッピンク時に合成
対象回路の部分回路に対してずべてのライブラリ中の基
本素子とのマツチングをとるか、マツピング対象となる
ライフラリ基本素子の機能の絞り込みを行なった後、マ
ツチングをとっており、マツチング回数か多くなり、処
理時間か長くなるという欠点かあった。
また、複合ケ−１〜とマツチングする場合、あるケー１
〜とマツチングした後、その周辺のゲートにマツチング
するかどうかを別々に判定しなければならず、マツチン
グ回数か多くなり、処理時間が長くなるという欠点があ
った。
〜とマツチングした後、その周辺のゲートにマツチング
するかどうかを別々に判定しなければならず、マツチン
グ回数か多くなり、処理時間が長くなるという欠点があ
った。
本発明の論理合成システムは、適用技術のライブラリの
基本素子ごとに分類した機能種テーブルおよび前記機能
種ごとに対応する技術マツピンクルールを有する論理合
成ルールを作成する手段を含む論理合成ルール作成部と
、前記論理合成ルールにより、論理合成対象回路の部分
回路と前記基本素子とを比較して最大にマツチングする
前記部分回路を決定する手段とを有するものである。
基本素子ごとに分類した機能種テーブルおよび前記機能
種ごとに対応する技術マツピンクルールを有する論理合
成ルールを作成する手段を含む論理合成ルール作成部と
、前記論理合成ルールにより、論理合成対象回路の部分
回路と前記基本素子とを比較して最大にマツチングする
前記部分回路を決定する手段とを有するものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す全体構成図である。
第１図を参照すると、本発明の論理合成システムは、論
理合成対象回路の論理記述を入力する論理記述入力部１
、ターゲラＩ・テクノロジのライブラリを入力するライ
ブラリ入力部２、入力したライブラリを保持するライブ
ラリ記憶部３、入力したライブラリからテクノロジマツ
ピングルールを作成するルール作成部４、論理合成用ル
ールを格納したルールベース部５、論理合成を行なう合
成部６、合成の途中及び最終結果を保持する一時記憶部
７、合成結果の回路記述を出力する出力部８から４１４
成される。
理合成対象回路の論理記述を入力する論理記述入力部１
、ターゲラＩ・テクノロジのライブラリを入力するライ
ブラリ入力部２、入力したライブラリを保持するライブ
ラリ記憶部３、入力したライブラリからテクノロジマツ
ピングルールを作成するルール作成部４、論理合成用ル
ールを格納したルールベース部５、論理合成を行なう合
成部６、合成の途中及び最終結果を保持する一時記憶部
７、合成結果の回路記述を出力する出力部８から４１４
成される。
次に、本発明の動作について図面を参照して説明する。
論理６成時のターケラ１〜デクロツジの各基本素子ごと
の機能、入出力端子などを記述したライブラリをライブ
ラリ入力部２から入力し、内部データ構造に変換してラ
イブラリ記憶部３に格納する。
の機能、入出力端子などを記述したライブラリをライブ
ラリ入力部２から入力し、内部データ構造に変換してラ
イブラリ記憶部３に格納する。
ルール作成部４の詳細を第２図に示す。
ルール作成部４は、まず、ライブラリ記憶部３に格納さ
れている各基本素子について、第２図に示す機能単位テ
ーブル作成手段４１のより、同様な機能の基本素子ごと
に、入力ポー１〜構成の差異により区別したテーブルを
作成する。
れている各基本素子について、第２図に示す機能単位テ
ーブル作成手段４１のより、同様な機能の基本素子ごと
に、入力ポー１〜構成の差異により区別したテーブルを
作成する。
−例とし、て、第５図にＣＭＯＳテクノロジにおけるＮ
ＯＲ回路の機能種テーブルの例を示す。
ＯＲ回路の機能種テーブルの例を示す。
＼／
入力信号パタン１−１は２人力０Ｒ１３−２２は３人力
Ｎ ＯＲ，のファンイン元に３人力Ａ、 Ｎ Ｄｌつ、
２人力Ａ、 Ｎ Ｄ ２つが接続されている複合ゲー１
〜．２−１．−１は３人力ＮＯＲのファンイン元に２人
力ＡＮＩ）１つが接続されている複合ゲー１〜を表す。
Ｎ ＯＲ，のファンイン元に３人力Ａ、 Ｎ Ｄｌつ、
２人力Ａ、 Ｎ Ｄ ２つが接続されている複合ゲー１
〜．２−１．−１は３人力ＮＯＲのファンイン元に２人
力ＡＮＩ）１つが接続されている複合ゲー１〜を表す。
次に、分類終了判定手段４２により、ライブラリ中の基
本素子のうち機能種ごとに分類していないものがあれば
、機能種テーブル作成手段４１に戻る。ライブラリ中の
すべての基本素子が分類し終り、各機能種チーフルか完
成したら、テクノロジマツピンク゛ルール作成手段４３
により、機能種ごとのテクノロジマツピンクルールを作
成し、ルール登録手段４４により、ルールベース部５に
作成したテクノロジマツピングルールを登録する。
本素子のうち機能種ごとに分類していないものがあれば
、機能種テーブル作成手段４１に戻る。ライブラリ中の
すべての基本素子が分類し終り、各機能種チーフルか完
成したら、テクノロジマツピンク゛ルール作成手段４３
により、機能種ごとのテクノロジマツピンクルールを作
成し、ルール登録手段４４により、ルールベース部５に
作成したテクノロジマツピングルールを登録する。
次に、論理合成対象回路の仕様記述は、論理記述入力部
１から入力し、内部データ構成に変換して一時記憶部７
に格納する。
１から入力し、内部データ構成に変換して一時記憶部７
に格納する。
合成部６の詳細を第３図に示す。
まず、テクノロジ独立最適手段６］により、−時記憶部
に格納されている論理合成対象回路記述に対し、ターゲ
ラ１〜テクノロジに独立な論理の最適化を行なう。
に格納されている論理合成対象回路記述に対し、ターゲ
ラ１〜テクノロジに独立な論理の最適化を行なう。
テクノロジマツピング手段６２の構成を第４図に示す。
テクノロジマツピング手段６２は、テクノロジ独立な最
適化を行なった回路に対し、マツピングルール選択手段
６２１により、ルールベース部５に格納されているテク
ノロジマツピングルールを選択し、部分回路マツチング
手段６２２により、合成対象回路の部分回路のマツチン
グを行なう。
適化を行なった回路に対し、マツピングルール選択手段
６２１により、ルールベース部５に格納されているテク
ノロジマツピングルールを選択し、部分回路マツチング
手段６２２により、合成対象回路の部分回路のマツチン
グを行なう。
機能種判定手段６２３により、機能種テーブルを参照し
て、マツチングした部分回路、さらにはその周辺の回路
を含めた部分回路との最大マツチング°するライブラリ
の基本素子か存在するかどうかを判定する。
て、マツチングした部分回路、さらにはその周辺の回路
を含めた部分回路との最大マツチング°するライブラリ
の基本素子か存在するかどうかを判定する。
機能種テーブル上に最大マツチングする基本素子がなけ
れは回路分割手段６２４により最初にマツチングしノこ
部分回路を分割ｌ〜、マツピンクルール選択手段６２１
に戻る。
れは回路分割手段６２４により最初にマツチングしノこ
部分回路を分割ｌ〜、マツピンクルール選択手段６２１
に戻る。
機能種テーブル上に最大マツチングする基本素子があれ
は、マツピンク゛手段６２５により、マツチした部分回
路をライブラリ中の基本素子にマツピンクする。
は、マツピンク゛手段６２５により、マツチした部分回
路をライブラリ中の基本素子にマツピンクする。
たとえば゛、ＮＯＲ回路とマツチングするルールを適用
したとき、合成対象回路中に３人力ＯＲかあり、その３
つのファンインのもとにそれぞれ３人力Ａ、 Ｎ Ｄ
１つ、２人力ＡＮＤ２つがあれは、第５図のＯＲ回路テ
ーブル中に対応する入力バタンの記載：３−２−２があ
り、ライブラリにこの回路を構成できる基本素子が存在
することがわかるので、このルールは成功し、対応する
基本素子にマツピンクされる。
したとき、合成対象回路中に３人力ＯＲかあり、その３
つのファンインのもとにそれぞれ３人力Ａ、 Ｎ Ｄ
１つ、２人力ＡＮＤ２つがあれは、第５図のＯＲ回路テ
ーブル中に対応する入力バタンの記載：３−２−２があ
り、ライブラリにこの回路を構成できる基本素子が存在
することがわかるので、このルールは成功し、対応する
基本素子にマツピンクされる。
次に、マツチング終了判定手段６２６により、合成対象
回路すべてに対するマツピング処理が残っていれは、部
分回路マツピング処理６２２に戻る。
回路すべてに対するマツピング処理が残っていれは、部
分回路マツピング処理６２２に戻る。
マツピンク処理か残っていな（つれはルール適用終了判
定手段６２７により、適用していないテクノロジマツピ
ングルールかあればルール選択手段６２１に戻り、なけ
ればデクノロジマッピンク処理を終了する。
定手段６２７により、適用していないテクノロジマツピ
ングルールかあればルール選択手段６２１に戻り、なけ
ればデクノロジマッピンク処理を終了する。
テクノロジマツピンクを終了した合成対象回路は、合成
部６のデクノロジ依存最適化手段６３により、冗長回路
の削除などのテクノロジに依存した最適化を行なう。合
成対象回路ずべての論理合成か終了ずれは、−時記憶部
７に格納されている回路記述を出力部８から出力する。
部６のデクノロジ依存最適化手段６３により、冗長回路
の削除などのテクノロジに依存した最適化を行なう。合
成対象回路ずべての論理合成か終了ずれは、−時記憶部
７に格納されている回路記述を出力部８から出力する。
以」二説明したように、本発明は、自動作成した技術マ
ツピングのための機能種チーフルと、機能種ことのマツ
ピンクルールを利用して技術マツピングするため、合成
対象回路と対象技術のライブラリの各基本素子とのパタ
ーンマツチングの回数を削減でき、処理時間を短縮てき
るという厳果かある。
ツピングのための機能種チーフルと、機能種ことのマツ
ピンクルールを利用して技術マツピングするため、合成
対象回路と対象技術のライブラリの各基本素子とのパタ
ーンマツチングの回数を削減でき、処理時間を短縮てき
るという厳果かある。
４２・・・分類終了判定手段、４３・・・機能種のテク
ノロジマツピングルール作成手段、ルール登録手段。
ノロジマツピングルール作成手段、ルール登録手段。
Claims (1)
- 適用技術のライブラリの基本素子ごとに分離した機能種
テーブルおよび前記機能種ごとに対応する技術マッピン
グルールを有する論理合成ルールを作成する手段を含む
論理合成ルール作成部と、前記論理合成ルールにより、
論理合成対象回路の部分回路と前記基本素子とを比較し
て最大にマッチングする前記部分回路を決定する手段と
を有することを特徴とする論理合成システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182041A JPH0469773A (ja) | 1990-07-10 | 1990-07-10 | 論理合成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182041A JPH0469773A (ja) | 1990-07-10 | 1990-07-10 | 論理合成システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0469773A true JPH0469773A (ja) | 1992-03-04 |
Family
ID=16111309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182041A Pending JPH0469773A (ja) | 1990-07-10 | 1990-07-10 | 論理合成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0469773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625799B2 (en) | 1998-08-06 | 2003-09-23 | Fujitsu Limited | Technology mapping method and storage medium |
-
1990
- 1990-07-10 JP JP2182041A patent/JPH0469773A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625799B2 (en) | 1998-08-06 | 2003-09-23 | Fujitsu Limited | Technology mapping method and storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6721926B2 (en) | Method and apparatus for improving digital circuit design | |
| Wilton et al. | Programmable logic IP cores in SoC design: Opportunities and challenges | |
| JPH08510885A (ja) | ダイナミックロジックコアに動的に相互接続するフィールドプログラマブル・ロジックデバイス | |
| JP3175322B2 (ja) | 論理自動生成方法 | |
| JP2015531934A (ja) | パターン認識処理における電力管理のための方法およびシステム | |
| US5258932A (en) | PLA simulation method | |
| JPH0650514B2 (ja) | 論理回路の自動合成方式 | |
| US7000206B2 (en) | Timing path detailer | |
| US6438730B1 (en) | RTL code optimization for resource sharing structures | |
| JPH0469773A (ja) | 論理合成システム | |
| JP2000057176A (ja) | テクノロジマッピング方法及び記憶媒体 | |
| US20040006750A1 (en) | Method for min-cut and ratio min-cut partitioning | |
| US7143020B1 (en) | Method and system for generic inference of sequential elements | |
| CN111460747A (zh) | 一种用于集成电路设计的标准单元追踪方法 | |
| CN113435149B (zh) | 一种优化fpga综合效果的测试例自动生成方法 | |
| JP3722892B2 (ja) | ２分決定グラフの変数交換方法 | |
| JP2519336B2 (ja) | テクノロジ―マッピング方式 | |
| JPH04264979A (ja) | ２分決定グラフの変数順決定方式 | |
| JP2845173B2 (ja) | 論理照合方式 | |
| Matsunaga | A new algorithm for Boolean matching utilizing structural information | |
| JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
| JP2835082B2 (ja) | 論理回路合成装置 | |
| JPH1124902A (ja) | 状態遷移図合成装置及び状態遷移図合成方法 | |
| Chang et al. | A range searching engine for VLSI design CAE | |
| JPH0362172A (ja) | 論理検証充分性評価方法 |