JPH0469838B2 - - Google Patents

Info

Publication number
JPH0469838B2
JPH0469838B2 JP62250573A JP25057387A JPH0469838B2 JP H0469838 B2 JPH0469838 B2 JP H0469838B2 JP 62250573 A JP62250573 A JP 62250573A JP 25057387 A JP25057387 A JP 25057387A JP H0469838 B2 JPH0469838 B2 JP H0469838B2
Authority
JP
Japan
Prior art keywords
base material
circuit
conductor
conductive base
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62250573A
Other languages
English (en)
Other versions
JPH0194695A (ja
Inventor
Tatsuo Wada
Masamitsu Takenaka
Toshiro Miki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toagosei Co Ltd
Original Assignee
Toagosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toagosei Co Ltd filed Critical Toagosei Co Ltd
Priority to JP25057387A priority Critical patent/JPH0194695A/ja
Publication of JPH0194695A publication Critical patent/JPH0194695A/ja
Publication of JPH0469838B2 publication Critical patent/JPH0469838B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、スルーホール付の両面もしくは多層
の導体回路板の製造方法に関する。
(従来の技術) 従来、スルーホール付の両面導体回路板を製造
する方法としては、例えば平板状導電基材の全面
に金属薄膜を形成したのちに、所望のレジストマ
スクを形成し、この平板状導電基材を陰極として
使用する電解メツキ法により導体回路パターンを
形成し、このような平板状導電基材2個を絶縁基
材を介して熱圧着して積層体を形成したのち、所
要の箇所にスルーホールを穴明け加工し、スルー
ホールメツキを行つている。
かかる両面導体回路板の製造方法において、導
体回路を形成するための電解メツキ工程として
は、高品質の導体回路を短時間で形成することが
可能な、所謂高速メツキ法が賞用されている。即
ち、第19図に示すように、平板状導電基材1の
全面に金属薄膜2を形成したのちに、この金属薄
膜2の導体回路形成領域を除く領域にレジストマ
スク3を形成し、次いで、この平板状導電基材1
を陰極とし、この陰極と平板状陽極(図示せず)
を所定の距離だけ離間させ、両電極間に高速で電
解液を供給することにより銅を堆積させ、導体回
路4,4′を形成する。
(発明が解決しようとする問題点) しかしながら、かかる導体回路形成工程におい
て、導体回路4と導体回路4′とが非常に離隔し
ている場合、即ち、導体回路4,4′が夫々孤立
している場合には、第19図に示すように導体回
路4と4′との間のブランク部分に相当するレジ
ストマスク3aと前記導体回路4,4′との境界
に、所謂、エツジビード(ドツグボーン)5,
5′が集中的に発生する。このエツジビード5,
5′は回路端部に電解電流が集中することにより
端部にメツキ金属が異常堆積する現象であり、こ
の現象が発生すると、回路の膜厚や幅が設計値よ
りも大幅に増大したり、転写積層時にエツジビー
ド部にエア溜まりが生じたり、或いは、転写時に
エツジビードが絶縁基材を突き抜けてシヨート等
の原因となつたりする。更に、高周波回路基板に
おいては、良好な特性を確保するためには回路幅
と絶縁間隔を厳密に設定することが要求されるた
め、かかるエツジビードが発生すると高周波特性
が著しく損なれるという問題が生じる。このエツ
ジビード5,5′の成長は電解メツキ時の電流密
度が高い程著しく、導体回路4,4′の中央の厚
さtに対する、エツジビード5,5′の高さt′の
比、t′/tが1.9から5〜6倍にも及んでしまう。
かかる不具合を解消するために、導体回路4,
4′間に予めダミー回路を形成しておき、エツジ
ビードの発生を抑える方法が提案されている(特
開昭58−123793号公報)。この方法においては、
ダミー回路を最終的に目的とする導体回路板に組
み込まない場合は、導体回路の転写積層に先立つ
て当該ダミー回路のみを除去する必要がある。し
かし、金属薄膜2が介在するために、ダミー回路
のみを除去することは極めて困難であるという問
題がある。
一方、金属薄膜2を形成しないで、ダミー回路
及び導体回路の形成を行うと、確かに、ダミー回
路のみの除去は可能となるが、ダミー回路を除去
すると導体回路間では平板状導電基材表面が露出
するため、転写時にこの平板状導電基材表面の微
細なピツトに絶縁物質が侵入して、平板状導電基
材と絶縁物質が強固に密着するために、転写がで
きなくなつてしまい、更に、独立回路のスルーホ
ールメツキの際に当該回路への通電ができなくな
るという問題が生じる。
本考案は上記従来の問題点に鑑みてなされたも
ので、エツジビードの過度な成長を抑制し、しか
も、転写性が良好な導体回路板の製造方法を提供
することを目的とする。
(問題点を解決するための手段及び作用) 上記目的を達成するために本発明によれば、平
板状導電基材表面の導体回路形成領域及び導体回
路のうち、孤立する導体回路に隣接するダミー回
路形成領域を除く領域にレジストマスクを形成す
る工程と、この平板状導電基材に電解メツキを施
して前記平板状導電基材に導体回路及びダミー回
路を形成する工程と、前記レジストマスクを剥離
する工程と、平板状導電基材表面及び導体回路を
覆つて金属薄膜を形成する工程と、斯く導体回路
が形成された平板状導電基材2個を該導体回路を
互いに対向させ、絶縁基材を介して積層して一体
に圧着又は加熱圧着し積層体を形成する工程と、
この積層体から平板状導電基材のみを剥離する工
程と、この積層体にスルーホールを穴明け加工し
たのちスルーホールの内壁面及び前記積層体の両
面にスルーホールメツキを施す工程と、前記導体
回路同士を電気的に接続する前記金属薄膜をエツ
チング除去する工程とからなるものである。更
に、本発明においては、導体回路及びダミー回路
を形成したのち、所要により、ダミー回路の少な
くとも一部を除去する。
(作用) 孤立する導体回路、具体的には、当該導体回路
の少なくとも一側に所要の間隔を経て隣接の導体
回路が存在しないような導体回路を形成する際、
これらの導体回路に隣接してダミー回路を同時に
形成することにより、エツジビードの過度な成長
を抑制し、回路寸法の大幅な増大や、転写積層時
にエツジビード部に生じるエア溜まりや、エツジ
ビードが絶縁基材を突き抜けることにより生じる
シヨート等の発生を防止する。又、金属薄膜形成
工程を後工程とすることにより、ダミー回路のみ
の除去を容易に行うことができ、しかも、導体回
路の転写性も良好に保持される。更に、スルーホ
ールを形成する回路が独立回路であつても、金属
薄膜が存在するので、通電性が良好に保たれる。
(実施例) 以下、第1図乃至第15図に基づき、本発明方
法の一実施例を説明する。
先ず、本発明方法の実施に使用される平板状導
電基材11としては、メツキ工程で使用する薬品
に対する耐薬品性、耐電食性を有するものである
ことが望ましく、ステンレススチール板(例え
ば、ハードニング処理を施したSUS630が好適で
ある)、ニツケル板、チタン又はチタン合金板、
銅又は銅合金板等が使用される。この平板状導電
基材2の表面の汚れ、酸化皮膜を除去すると共
に、該表面に所要の粗度を与える前処理工程を施
す(第1図a)ことが好ましい。平板状導電基材
2の表面粗度は、後工程で平板状導電基材11上
に形成される銅薄膜15の密着強度やピンホール
の発生、更には銅薄膜15の表面粗度にも影響を
与える。この表面粗度は後述する平板状導電基材
11の剥離工程(第1図h)において容易に剥離
できる密着性が得られるように設定することが望
ましい。
平板状導電基材11の粗面化処理は具体的に
は、化学的方法、或いは、平板状導電基材11表
面を化学的にクリーニングした後、湿式サンドブ
ラスト(液体ホーニング)等により機械的に粗面
化する方法等が使用される。
この平板状導電基材11表面の、導体回路1
3,13′及びダミー回路13″が形成される部分
を除いた表面に、フオトレジスト法、印刷法等に
よりレジストマスク12を形成する(第1図b、
第2図)。レジスト剤としては、平板状導電基材
11との密着性にすぐれたものが選択される。具
体的には、感光性レジストフイルムをラミネート
する方法もしくは液状の感光性レジストを塗布後
乾燥することによりレジスト層を形成し、露光・
現像により所望のパターンのレジストマスク12
を形成する。尚、導体回路の線密度が低い場合に
は、例えばスクリーン印刷法によりレジストマス
ク12を形成してもよい。
次に、上述のようにしてレジストマスク12を
形成させた平板状導電基材11を陰極として、こ
れを陽極14に所定の距離(例えば、3〜30mm、
好ましくは、11〜15mm)だけ離間させて対峙さ
せ、高速メツキにより導体回路13,13′及び
ダミー回路13″を銅電鋳する(第1図c、第3
図)。この高速メツキの電解液としては、金属銅
濃度0.20〜2.0mol/、好ましくは、0.35〜
0.98mol/、及び硫酸濃度50〜220g/を含
有する硫酸銅メツキ液でよく、メツキの均一性を
確保するために西独国LPW社製の
CUPPORAPID Hs(商品名)を1.5ml/あて添
加する。又、ピロリン酸銅液等の通常のメツキ液
を使用してもよい。また、電流密度0.15〜4A/
cm2、電極に対する接液スピード2.6〜20m/sec、
電解液温度45〜70℃、好ましくは60〜65℃となる
ように夫々設定する。メツキ液温が45℃未満であ
ると、銅イオンの移動速度が低下するため電極表
面に分極層が生じ易くなり、メツキ堆積速度が低
下する。一方、液温が70℃を越えるとメツキ液の
蒸発量が多くなり濃度が不安定なると共に、液温
高温化による設備的制限が加わる。
この電鋳工程において、導体回路13′,1
3′とが許容のエツジビード高さ比t′/tを超え
るような間隔(例えば2mm以上)で離隔している
場合に、その間にダミー回路13″,13″が形成
されるため、電鋳時のエツジビードの成長が抑制
され、後述する転写工程において、導体回路1
3′,13′間のシヨート等の発生が防止されると
いう利点がある。即ち、この工程において、前述
した導体回路13,13′の中央の厚さtとエツ
ジビードの平板状導電基材表面からの高さt′との
比t′/tを1.0〜1.8の範囲に抑えることができる。
尚、このダミー回路13″の形成位置、個数、導
体回路13′との距離等は、導体回路13′,1
3′間の距離等に応じて適宜設定することが好ま
しい。
又、電流密度と電極に対する接液スピードとを
上述の所定の条件に設定することにより、平板状
導電基材11上に毎分25〜100μmの堆積速度で導
体回路13,13′及びダミー回路13″を堆積さ
せることができ、しかも、堆積する銅粒子を極め
て微細にすることができ、導体回路13,13′
の伸び率は抗張力を損なうことなく16〜25%に達
する。この伸び率は通常のメツキ法により形成さ
れた導体回路の伸び率より1.5〜2倍以上であり
(圧延アニール銅箔と同等以上の値であり)、極め
て柔らかい銅膜を作製することが出来る。このよ
うに圧延アニール銅箔と同等の性能を有すること
から、高折曲性が必要なフレキシブル基板におい
て特に有効である。
銅電鋳工程において、導体回路13,13′及
びダミー回路13″が所要の厚み(例えば、2μm
〜300μm)に達した時点で通電及びメツキ液の供
給を停止し、水洗後、レジストマスク12の除去
工程に進む(第1図d、第4図)。このレジスト
マスク12の剥離除去には、例えば、カセイソー
ダ等の溶解液が使用され、この溶解液中に30〜60
秒浸漬してレジストマスク12を溶解除去し、水
洗、乾燥する。
しかるのち、最終的に導体回路板に組み込まれ
ないダミー回路13″を除去する(第1図e、第
5図)。具体的には、除去すべきダミー回路1
3″のみを物理的、即ち、機械的に除去する方法、
及び、導体回路13,13′をレジストマスク等
により保護した状態で化学エツチングにより除去
する方法等を使用する。尚、このダミー回路1
3″除去工程は、前記レジストマスク12の除去
工程に先立つて行つてもよく、又、ダミー回路1
3″は必ずしも全て除去するのではなく、回路板
に残留すると支障を来す部分のみ除去し、そうで
ない部分は残留させてもよい。
次に、このようにして導体回路13,13′の
みが形成された平板状導電基材11の全面に金属
薄膜15を形成する。金属としては、銅、ニツケ
ル、亜鉛等を使用し、0.5〜5μmの膜厚となるよ
うに形成される。薄膜の形成方法としては、真空
蒸着、スパツタリング、CVD等のドライ法、並
びに、電解メツキ、無電解メツキ等の湿式法等の
何れの方法も使用することができる。中でも、高
速メツキ法は作業性の面からも優れており、高速
メツキ法により銅薄膜を形成する工程について説
明すると、平板状導電基材11を陰極として、こ
れを第3図のように陽極14に所定の距離3〜30
mmだけ離間させて対峙させ、高速メツキにより平
板状導電基材11及び導体回路13,13′上に
銅薄膜15を電解析出させる(第1図f、及び第
6図)。
この場合の高速メツキ条件としては、45〜70℃
のメツキ液を陰極表面において乱流状態、即ち、
電極間距離3〜30mm、電極に対する接液スピード
が2.6〜20.0m/secになるように陰極電極を回転
するか、固定電極間に強制的に電解液を供給す
る。このとき、メツキ液として、例えば、硫酸銅
メツキ液、ピロリン酸銅液等を使用し、陰極電流
密度0.15〜4.0A/cm2の電流を印加し、薄膜金属層
の堆積速度が25〜100μm/minとなるように設定
することが望ましい。
高速電解メツキされた銅薄膜15は、上述した
通り所要の表面粗度を有する平板状導電基材11
に電解積層されるので銅薄膜15は平板状導電基
材11に適度の密着力で密着しており、次工程で
の転写積層を円滑に行うことが可能となる。
次いで、このようにして得られた平板状導電基
材11を2個用意し、これらの平板状導電基材1
1上に形成された導体回路13,13′及び銅薄
膜15を、平板状導電基材15と共に絶縁基材1
6の両面に積層して、ホツトプレスによりこれら
を一体に加熱圧着させる(第1図g、第7図)。
絶縁基材16としては、有機材料、及び無機材料
のいずれのものでもよく、例えば、ガラス、エポ
キシ系樹脂、フエノール系樹脂、ポリイミド系樹
脂、ポリエステル系樹脂、アーラミド系樹脂等の
材料を用いることができる。また、鉄、アルミ等
の導電性材料の表面にホーロウを被覆し、又アル
ミ表面を酸化するアルマイト処理を施して絶縁し
た材料でもよい。一般には、ガラス布等にエポキ
シ樹脂を含浸させ、半硬化状態(Bステージ)に
あるプリプレグに導体回路13,13′及び銅薄
膜15の一部が没入する状態(第8図に示す状
態)に加熱・加圧され、これと接着される。
この転写工程において、導体回路13,13′
及び銅薄膜15は厚手の平板状導電基材11と一
体に絶縁基材16に積層され、加熱圧着されるの
で、導体回路13,13′は当該平板状導電基材
11に保持されたまま転写されることになり、寸
法安定性が確保される。又、平板状導電基材11
が転写時の転写治具を兼ねるので特別の治具が不
要であり、更に、導体回路13,13′と銅薄膜
15とは強い密着力で結合しているため導体回路
13,13′が転写時にずれて移動する(所謂、
スイングを起こす)ことがなく、寸法安定性が良
いので微細な導体回路パターンを有する高密度回
路にも適用可能である(例えば、パターン幅数
μm〜数十μmが実現出来る)。
次に、絶縁基材16の加熱固化を待つて平板状
導電基材11を、絶縁基材16に転写された導体
回路13,13′及び銅薄膜15から剥離する
(第1図h、第8図)。このとき、平板状導電基材
11と銅薄膜15との間の密着力より、銅薄膜1
5と導体回路13,13′の密着力の方が大であ
り、更に、平板状導電基材11と銅薄膜15との
間の密着力より、銅薄膜15と絶縁基材16の密
着力の方が大であるから、平板状導電基材11は
導体回路13,13′及び銅薄膜15との界面で
分離して絶縁基材16側には銅薄膜15及び導体
回路13,13′が一体に密着している。
次いで、絶縁基材16の両面に積層された導体
回路13,13の間を接続するためのスルーホー
ル17を形成する(第1図i、第9図)。このス
ルーホール形成工程には、通常の方法例えばドリ
ル等を使用した切削加工を適用することができ
る。しかるのち、後述するスルーホールメツキに
備えて、スルーホール17の内壁面17aを含む
積層体全面に化学銅メツキにより銅薄層18を形
成する(第10図)。
次に、銅薄層18上の上記スルーホール17の
内壁面1a、スルーホール17開口周縁部即ちラ
ンド部、及び必要に応じてコネクタ部等フラツシ
ユ回路とすることが望ましくない部分を除く領域
にレジストマスク19を形成する(第1図j、第
11図)。この工程は上記第1図dの工程で述べ
たのと同様にして実行することができる。
しかるのち、上記レジストマスク19が形成さ
れていない領域に、例えば、ピロリン酸銅浴又は
硫酸銅浴(光沢硫酸銅メツキ液)等を使用した銅
の電解メツキにより、スルーホールメツキを施し
スルーホールメツキ層20を形成したのち(第1
図k、第12図)、レジストマスク19を剥離除
去する(第1図l、第13図)。本発明において
は、上記した化学銅メツキ工程及びこの電解メツ
キによるスルーホール工程を一括してスルーホー
ルメツキ工程と称する。このスルーホールメツキ
工程においては、スルーホール17が形成された
導体回路13が独立回路であつても、絶縁基材1
6の全面に亘り銅薄膜15が形成されているた
め、通電性が極めて高いという利点がある。
尚、スルーホールメツキ工程は第10図乃至第
12図に示した工程に限定されるものではなく、
例えば、第16図乃至第18図に示す手順を経て
実施することもできる。即ち、スルーホール17
を形成した絶縁基材16表面のランド部、及び必
要に応じてコネクタ部等フラツシユ回路とするこ
とが望ましいない部分を除く領域にレジストマス
ク19′を形成する(第16図)。次いで、化学銅
メツキにより銅薄層18′を形成し(第17図)、
続いて、電解メツキによりスルーホールメツキ層
20′を形成する(第18図)。しかるのち、上記
と同様にしてレジストマスク19′を除去し、銅
薄膜15のエツチングを行う。(第14図)。かか
るスルーホールメツキ工程によれば、無電解メツ
キとスルーホールメツキとを続けて行うことが可
能であるため、作業性が向上するという利点があ
る。但し、上記工程においては、レジストマスク
19′形成後に無電解メツキ即ち化学銅メツキを
行うため、レジスト材としては、無電解メツキが
施されないように例えば触媒毒等を含有し、且
つ、アルカリ性の無電解メツキ液により侵されな
いよう耐アルカリ性のものを選択することが望ま
しい。又、種々の制約から耐アルカリ性のレジス
ト材を使用できない場合は、例えば、酸性ニツケ
ルメツキ等の酸性メツキにより無電解メツキを実
施すればよい。
次いで、銅薄膜15及び導体回路13,13′
の表面のエツチングを行い、導体回路板を完成す
る(第1図m、第14図)。この時、必要に応じ
てスルーホールメツキ層20を例えばドライフイ
ルムを使用したテンテイング法等により保護して
もよい。このエツチング工程は、例えば、湿式エ
ツチングにより実行することが可能である。この
工程により、積層体の両面の導体回路13,1
3′に挟まれた各領域では、絶縁基材16が露出
した状態となる。
更に、上記工程終了後に所望により、導体回路
板の両面にソルダーレジスト印刷を行つて、ソル
ダーレジスト層21を形成してもよい(第1図
n、第15図)。
上記実施例においては、孤立する導体回路とし
て、所定間隔以上離隔した2個の導体回路13,
13′を有する導体回路板について記述したが、
孤立する導体回路としてはこれに限るものではな
く、基板上の回路部分と離隔して設けられた端
子、或いは、同様に回路部分と離隔する外枠等、
その少なくとも一側に所要の間隔を経て導体部分
が存在しないような導体部分を有するものであれ
ば上記本発明の製造工程を適用することは極めて
有効である。
尚、上記実施例においては、金属薄膜として導
体回路と同種の金属即ち銅薄膜を形成した場合に
ついて記述したが、金属薄膜として導体回路と異
種の金属を用いると第14図に示した金属薄膜の
エツチング工程において、金属薄膜のみを選択的
にエツチングするエツチヤントを使用することに
より作業性が向上するという利点がある。
(発明の効果) 以上説明したように本発明によれば、平板状導
電基材表面の導体回路形成領域及び導体回路のう
ち、孤立する導体回路に隣接するダミー回路形成
領域を除く領域にレジストマスクを形成する工程
と、この平板状導電基材に電解メツキを施して前
記平板状導電基材に導体回路及びダミー回路を形
成する工程と、前記レジストマスクを剥離する工
程と、平板状導電基材表面及び導体回路を覆つて
金属薄膜を形成する工程と、斯く導体回路が形成
された平板状導電基材2個を該導体回路を互いに
対向させ、絶縁基材を介して積層して一体に圧着
又は加熱圧着し積層体を形成する工程と、この積
層体から平板状導電基材のみを剥離する工程と、
この積層体にスルーホールを穴明け加工したのち
スルーホールの内壁面及び前記積層体の両面にス
ルーホールメツキを施す工程と、前記導体回路同
士を電気的に接続する前記金属薄膜をエツチング
除去する工程とから構成したので、導体回路の形
成時にエツジビードの過度な成長を抑制して、回
路の膜厚、回路幅等、回路設計値からの逸脱を防
止し、高周波回路にあつては高周波特性の低下を
防止するなどの効果を奏する。しかも、転写性及
びスルーホールメツキ工程における通電性を良好
に保持することができるという種々の利点を有す
る。
【図面の簡単な説明】
第1図は本発明に係る導体回路板の製造方法の
製造手順を示す工程フローチヤート、第2図乃至
第15図は、第1図に示す各工程における導体回
路板の断面構成図、第16図乃至第18図は、第
1図におけるスルーホールメツキ工程の他の実施
態様を示す導体回路板の断面構成図、第19図は
従来の導体回路板の製造方法における導体回路形
成工程を示す断面構成図である。 5,5′…エツジビード、11…平板状導電基
材、12,19…レジストマスク、13,13′
…導体回路、13″…ダミー回路、15…金属薄
膜、16…絶縁基材、17…スルーホール、2
0,20′…スルーホールメツキ層。

Claims (1)

  1. 【特許請求の範囲】 1 平板状導電基材表面の導体回路形成領域及び
    導体回路のうち、孤立する導体回路に隣接するダ
    ミー回路形成領域を除く領域にレジストマスクを
    形成する工程と、この平板状導電基材に電解メツ
    キを施して前記導電基材に導体回路及びダミー回
    路を形成する工程と、前記レジストマスクを剥離
    する工程と、導電基材表面及び導体回路を覆つて
    金属薄膜を形成する工程と、斯く導体回路が形成
    された平板状導電基材2個を該導体回路を互いに
    対向させ、絶縁基材を介して積層して一体に圧着
    又は加熱圧着し積層体を形成する工程と、この積
    層体から平板状導電基材のみを剥離する工程と、
    この積層体にスルーホールを穴明け加工したのち
    スルーホールの内壁面及び前記積層体の両面にス
    ルーホールメツキを施す工程と、前記導体回路同
    士を電気的に接続する前記金属薄膜をエツチング
    除去する工程とからなることを特徴とする導体回
    路板の製造方法。 2 前記導体回路及びダミー回路を形成したの
    ち、ダミー回路の少なくとも一部を除去する工程
    を有することを特徴とする特許請求の範囲第1項
    記載の導体回路板の製造方法。
JP25057387A 1987-10-06 1987-10-06 導体回路板の製造方法 Granted JPH0194695A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25057387A JPH0194695A (ja) 1987-10-06 1987-10-06 導体回路板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25057387A JPH0194695A (ja) 1987-10-06 1987-10-06 導体回路板の製造方法

Publications (2)

Publication Number Publication Date
JPH0194695A JPH0194695A (ja) 1989-04-13
JPH0469838B2 true JPH0469838B2 (ja) 1992-11-09

Family

ID=17209898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25057387A Granted JPH0194695A (ja) 1987-10-06 1987-10-06 導体回路板の製造方法

Country Status (1)

Country Link
JP (1) JPH0194695A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601485B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 Bga 패키지 기판 및 그 제조방법
KR100782403B1 (ko) * 2006-10-25 2007-12-07 삼성전기주식회사 회로기판 제조방법
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
KR100966336B1 (ko) * 2008-04-07 2010-06-28 삼성전기주식회사 고밀도 회로기판 및 그 형성방법
JP6381997B2 (ja) * 2014-06-30 2018-08-29 京セラ株式会社 印刷配線板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5249468A (en) * 1975-10-20 1977-04-20 Fujitsu Ltd Method of producing bothhside printed circuit board
JPS5939917B2 (ja) * 1980-12-29 1984-09-27 株式会社小糸製作所 プリント回路用導体及びその導体を用いたプリント回路板

Also Published As

Publication number Publication date
JPH0194695A (ja) 1989-04-13

Similar Documents

Publication Publication Date Title
US4889584A (en) Method of producing conductor circuit boards
US7523548B2 (en) Method for producing a printed circuit board
WO1990012422A1 (en) G-tab manufacturing process and the product produced thereby
EP1099361B1 (en) Improved method for forming conductive traces and printed circuits made thereby
EP1133220B1 (en) Copper foil with low profile bond enhancement
JPH06318783A (ja) 多層回路基板の製造方法
JPH0512878B2 (ja)
JP3075484B2 (ja) プリント配線板の製造方法
JPH04100294A (ja) プリント配線板の製造方法
JPH0469838B2 (ja)
JP3407172B2 (ja) プリント配線板の製造方法
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
JPH05327224A (ja) 多層配線基板の製造方法及びその製造方法で製造される多層配線基板
KR910000079B1 (ko) 회로 형성법
JPH01154591A (ja) 導体回路板の製造方法
JP3713158B2 (ja) 多層配線基板の製造方法
JPH08148810A (ja) プリント配線板の製造法
JPS6388895A (ja) 導体回路板の製造方法
CN115665987A (zh) 一种嵌埋线路pcb板的加工方法
JPH0918119A (ja) 配線パターン層およびその製造方法
JP2922589B2 (ja) 多層回路基板の製造方法
JP3784978B2 (ja) 多層配線基板の製造方法
SU970737A1 (ru) Способ изготовлени многослойных печатных плат
JPS61140194A (ja) 多層回路板とその製造方法
JPWO2000052977A1 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term