JPH0469866A - デジタルデータ読み取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［産業上の利用分野］ 本発明は、例えば読み取りクロックに対して非同期で流
れているデジタルデータを読み取る場合に適用して好適
なデジタルデータ読み取り装置に関する。 ［発明の概要］ 本発明は、例えば読み取りクロックに対して非同期で流
れているデジタルデータを読み取る場合に適用して好適
なデジタルデータ読み取り装置において、読み取り対象
とするデジタルデータの周波数の略ｎ倍（ｎは３以上の
整数）の周波数で第１の同期セルから第ｎの同期セルよ
りなる読み取りクロックが何番目の同期セルであるかを
検出する周期検出手段と、そのデジタルデータの所定レ
ベルがその読み取りクロックのそれら各同期セルに入る
度数を計測する度数計測手段とを有し、最大度数のその
同期セルを基準としてそのデジタルデータの読み取りタ
イミングを設定することにより、そのデジタルデータが
時間軸方向に変動しても正確に原データの読み取りがで
きるようにしたものである。 ［従来の技術］ 例えば磁気ディスク記録再イ」装置等においては、再生
データと非同期のシステノ、クロックを用いてその再生
データの読み取りを行う非同期クロックシステムが採用
されている場合がある。 第：３図は従来のり［同期り１１ツクンステｌ、のタイ
ミングチャートの〜例を示し、この第３図において、第
３図Ａは記録媒体が磁気ディスクである場合にＮＲＺ−
１方式でデジタルデータ（・・・０１１、００１０・・
・・）を周期Ｔ　Ｉ）で記録するときの記９電流を示す
。この磁気ディスクの再生出力はその記録電流の微分に
略等しいので、その再生出力及びその整流出力は夫々第
３図Ｂ及びＣに示す如くなり、例えばその整流出力自体
又はその整流出力を所定レベルで２値化してなるデジタ
ルデータＤ　ｐが非同期のデータとなる。 第３図１）はその非同期のデータを読み取るための周期
ＴＳのシステムクロックＳＣＫを示し、この例ではこの
りτコックＳＣＫの周波数（１／ＴＳ＞はその非同期の
データの周波数（データレート１／′１“Ｉ））の３倍
に設定されている。例えば非同期データの周波数は４　
Ｍ　Ｂ（ｚ、り１１ツクＳ　ＣＫの周波数は１２ＭＨｚ
である。但し２、後述０゛〉ようにその再生された非同
期のデータには時間軸、ｌ−での変動であるジッター等
が含まれでおりその非同期のデータの周波数は変動して
′いるため、ぞのり１−］ツクＳＣＫの周波数は）Ｖ−
均としてその非同期のデータの周波数に略等しいのみで
ある。 また、このタロツクＳＣＫとしては例えば水晶発振器（
これが記録時にも使用される）より出力さ才

【る基準ク
ロックが使用される。しかしながら、そのりＤツクＳＣ
Ｋとしては例えば所謂セルフクロック方式でその再生出
力から抽出されたクロックを使用してもよい。このよう
にセルフクロック方式ひ抽出する場合には、例えばザー
ボゾーン等で抽出したクロ・ツクをそのザーボゾーンに
続くデータセクターでのデータの読み取りに使用するよ
うな場合も含まれる。 第３図Ｃの整流出力を２値化してなる非同期のデータを
そのシステムクロックＳＣＫの各立ち上がりでラッチす
ると、第３図Ｅに示すような同期データが得られる。こ
の同期データの周波数は原データの周波数の１３倍でデ
ータ量も３倍であるあ釣、最終的にその同期データを１
／３に圧縮する必要がある。その圧縮の方法として、そ
のクロックＳＣＫを３周期づつセルに分割し、対象とす
るセルの中に“１“が含まれているときにはそのセルの
値を“１″と馬なし、対象とするセルの中に“１パが含
まれていないときにはそのセルの値を“０”とみなす方
法がある。 この場合、そのタロツクＳＣＫの１周期毎の単位を同期
セルとして、成る時点を基準として第３ｎ番目（ｎ＝−
〇、１．・・・・）の３周期間隔の一連の同期セルを第
１の同期セル、第（３ｎ＋１）番目σル一連の同期セル
を第２の同期セル及び第（３ｎ、　＠−２）番目の一連
の同期セルを第３の同期セルとすると、そのタロツクＳ
ＣＫを３周期づつセルに分割する方法には、それら第１
の同期セルを中心とするセルへの分割（例えば第３図Ｆ
）、第２の同期セルを中心とするセルへの分割（例えば
第３図Ｇ）及び第３の同期セルを中心とするセルへの分
割（例えば第３図Ｈ）の３通りがある。 例えば第３図Ｆのセルを使用した場合には、最初のセル
に含まれている３個の同期セルの値は全て“Ｏ”である
ためそのセルの値は“０“とみなされ、２番目のセルに
は値が“１”の同期セルが含まれ−Ｃいるためそのセル
の値は“１″であるとみなされる。通常はその３通りの
何れのセルの分割を使用してもそれら３通りの一連のセ
ルより得られるデータ列は等しく夫々・・・・ｌ　１．
００１・・・となり第３図Ａの原データ列に等しい。 し、かじながら、第３図Ｃに示す如く、得られる非同期
データのパルスＰがジッターにより時間軸上で負方向の
パルスＰ　Ａに変化した場合には、得られる同期データ
の内の２ビｙ）の値が反転するため、第３図Ｆのセルよ
り得られるデータ列だけが・・・・１１０１０・・・・
に変化して原データ列との間に誤差を生ずるのに対して
、他の２通りのセルより得られるデータ列は変化しない
。 同様に第４図はシステムクロック５ＣＫ（１４図Ｂ）の
各５個の同期セル（第４図Ｃ）より１個のセル（第４図
Ｄ）が構成される場合を示し、仮に非同期データ（第４
図Ａ）のパルスＱの位置が成るセルの中央の同期セル上
にあるとすると、そのパルスＱが時間軸上で負方向及び
正方向に夫々クロックＳＣＫの２周期分だけ変動してパ
ルスＱＡ及びＱＢに変化しても、各セルより読み取られ
るデータ列は変化しない。一般に各セルが奇数個の同期
セルより構成されているときには、ジッターがあっても
得られるデータ列に生ずる誤差を最小にするためには、
本来の値が“１”のセルについてはその中央の同期セル
の値が“１″となるようにする必要がある。また、各セ
ルが偶数個の同期セルより構成されているときには、本
来の値が１”のセルについてはその中央の２個の同期セ
ルの何れかの同期セルの値が“１″となるようにする必
要がある。 従来はそのように中央の同期セルの値が“１”になるよ
うにするため、例えばデータ領域で最初に現れる“１”
のデータがそのデータに対応するセルの中央の同期セル
のデータになるようにセルを分割するようにしていた。 ［発明が解決しようとする課題］ しかしながら、そのように最初に現れる“１”のデータ
でセルの分割を決定するのでは、その最初のデータがジ
ッターで変動しているときには誤ったセルの分割方法を
選択してしまう不都合がある。 また、ジッターの影響を減少するためには、データレー
トを低下させたり又はシステムクロックＳＣＫの周波数
を高くしたりする方法も考えられるが、データレートを
低下させることはデータの記録密度の低下を招来して好
ましくない。また、クロックＳＣＫの周波数を高くして
非同期データの取り込みの分解能を細かくすることは、
高速で高価な集積回路を使用する必要が生ずると共にシ
ステム設計が困難になる不都合がある。 本発明は斯かる点に鑑み、そのシステムクロックに対し
て非同期で流れているデジタルデータを読み取る場合に
、そのデータが時間軸上で変動しても正確に原データの
読み取りができるようにすることを目的とする。 ［課題を解決するための手段］ 本発明によるデジタルデータ読み取り装置は、例えば第
１図に示す如く、読み取り対象とするデジタルデータの
周波数の略ｎ倍（ｎは３以上の整数〉の周波数で第１の
同期セルから第ｎの同期セルよりなる読み取りクロック
ＳＣＫが何番目の同期セルであるかを検出する周期検出
手段（４，６＞と、そのデジタルデータの所定レベル（
ハイレベル“１″又はローレベル“０″）がその読み取
りクロックのそれら各同期セルに入る度数を計測する度
数計測手段（７）〜（１２）とを有し、最大度数のその
同期セルを基準としてそのデジタルデータの読み取りタ
イミングを設定するようにしたものである。 ≦ｎ）同期セルにそのデジタルデータの例エバ／％イレ
ベル“１”が入る度数が最大となった場合には、その第
ｎの同期セルが中央になるようにそのシステムクロック
をｎ周期づつ一連のセルに分解する。そして、例えば値
が“１″の同期セルを含むセルの値を“１″とみなし、
値が“０”の同期セルのみを含むセルの値を“０”とみ
なすことにより、原データを正確に読み取ることができ
る。 この場合、そのデジタルデータの例えばハイレベル“１
”が入る度数が最大となる同期セルが中央になるように
そのシステムクロックを一連のセルに分解することがで
きるので、そのデジタルデータの一部がジッターにより
時間軸上で変動してもジッターがないときの本来のその
デジタルデータの“１″の部分がそのセルの中央の同期
セルに入るようになる。従って、ジッターがあっても原
データを正確に読み取ることができる。 ［作用］ 斯かる本発明によれば、例えば第ｎの（１≦ｍ［実施例
］ 以下、本発明の一実施例につき第１図及び第２図を診照
し７て説明し５よう。 第１図は本例のデジタルデータ読み取り回路を示し、こ
の第１図において、（１）及び（２）は夫々入力端子、
＜３）は同期回路、（４）は３進カウンタであり、同期
回路（３）及び３進カウンタ（４）のクロック入力端子
ＣＫに入力端子（１）を介して第２図Ａに示すシステト
り７１１ツク５ｃＫ４供給し、同期回路（３）のデータ
入力端子に入力端子〈２）４介してそのクロックＳＣＫ
の周波数の略１／３の周波数の非同期データＮＤを供給
し、その３進カウンタ（４）のクリア端子Ｃ［、に接続
端子（５）を介してリセット信号を供給する。この非同
期データＮＤとしては第３図Ｃの整流出力及びこの整流
出力を所定レベルで２値化した信号等を想定することが
できる。 その同期回路（３）はぞの非同期データＮ　ＩＩ）より
そのクロックＳＣＫに同期した同期データＳＤ（第２図
１３）を生成する。その同期回路（３）として最も屯純
な回路はＤ型フリップフロップである。 また、その非同期データＮＤが第３図０のような山型の
信号であるときには、その同期回路（３）としては微分
回路を含みその山型の頂点が七のり１】ツクＳＣＫの成
る周期に含まれて”いたときに、その次の周期でハイレ
ベル“１″となる信号を出力するような回路をも使用す
ることができる。 その３進カウンタ（４）の２ビツトの出力をデ：］−ダ
（６）に供給し、このデニ１１１−ダ（６）のテ：ｖ　
−ト値が友々０，１及び２に対応”する出力をアンド回
路（７）、　（８）及び（ｊ））の一方の入力端子に供
給し、これらアンド回路（７）〜（９）の他方の入力端
子に共通に同期データＳＤを供給し、これらアンド回路
（７）〜（９）の出力を夫々カウンタ（１０）〜（１２
）のりし】ツタ端子ＣＫに供給し、これらカウンタ（１
０）〜（１２）のクリア端子ＣＬに共通に接続端′Ｔ−
（１３）を介してリセット（２号を供給する。これらカ
ウンタ（１０）〜（１２）の８１数出力を夫々判別回路
（１４）に供給し、この判別量・路（１４）はカウンタ
（１，０）、　（１１）又は（１２）の計数出力が最大
であるときに夫々値が０，１又は２となる２ビツトの出
力を接続端了直１５）及び（１６）を介して図示省略し
た制御回路に供給する。それら計数出力が互いに等しい
ときには、その判別回路（１４）は例えば値が小さい方
のデータを出力する。 また、その制御回路には接続端了直１７）及び（１８）
を介して３進カウンタ（４）の２ビツトの計数出力をも
供給する。 （１９）は遅延回路を示し、同期回路（３）より出力さ
れる同期データＳＤをこの遅延回路（１９）を介してＳ
Ｒ７す・ソブフロンブ回路（２０）のセット端子に供給
し、３進カウンタ（４）の２ビツトの３１数出力をノア
回路（２１）の２個の入力端子に供給し、このノア回路
（２１）の出力を入力信号の立ち上がりでパルスを発生
するパルス化回路（２２）を介してフリップフロップ回
路〈２０）のＩノセット端子及びＤ型フリンプフロソブ
回路（２３）のタロツク端子に供給し、フリップ７１１
１１１回路（２０）の非反転出力をフリップフロップ回
路（２３）のデータ入力端子に供給する。 このフリップフロップ回路（２３）の出力が本例の読み
取りデータＲＤとなり、この読み取りデータＲＤを出力
端子（２４）を介して図示省略した制御回路に供給する
。その遅延回路（１９）における遅延時間は３進カウン
タ（４）、ノア回路（２１）及びパルス化回路（２２）
における遅延時間の総和に略等しく設定する。 本例の動作につき説明するに、本例では先ず第２図Ａに
示す如く時点ｔ１で３進カウンタ（４）及びカウンタ（
１０）〜（１２）の計数値をリセットする。 この場合、３進カウンタ（４）の計数出力は第２図Ｃに
示す如＜０１２０１２・・・・と変化するので、この時
点ｔ１を基準としてシステムクτコックＳＣＫの第１の
同期セルａ　（３進カウンタ（４）の計数出力がＯであ
る一連の同期セル）、第２の同期セルｂ（３進カウンタ
（４）の計数出力が１である一連の同期セルラ及び第３
の同期セルＣ（３進カウンタ（４）の計数出力が２であ
る一連の同期セル）を中心とする３種類の夫々３個の同
期セルよりなるセルを夫々セルＡ１セルＢ及びセルＣと
呼ぶ。 そして、例えば第２図Ｂ−Ｄに示す如く、セルへの中心
の同期セルａで同期データＳＤの値が“１”となったと
きにそのセルＡの度数が１だけ増加するものと定義する
。同様にセルＢ及びセルＣの中心の同期セルｂ、ｃで同
期データＳＤの値が“１”となったときに夫々セルＢの
度数及びセルＣの度数が１だけ増加するものと定義する
。第１図例の回路では次のようにセルＡ〜セルＣの夫々
の度数を計数することができる。 即ち、デコーダ（６）の作用によりアンド回路（７）の
一方の入力端子には３進カウンタ（４）の計数値が０の
ときに“１”となる信号が供給されているため、そのア
ンド回路（７）に対応するカウンタ（１０）にはその３
進カウンタ（４）の計数値が０で且つ同期データＳＤが
１”のときにのみ計数パルスが供給される。従って、そ
のカウンタ（１０）ではセルＡの度数が計数される。同
様に、アンド回路（８）及び（９）の一方の入力端子に
は夫々３進カウンタ（４）の計数値が１及び２のときに
“１”となる信号が供給されているため、それらアンド
回路（８）及び（９）に対応するカウンタ（１２）及び
（１３）では夫々セルＢの度数及びセルＣの度数が計数
される。 記録媒体が磁気ディスクであるときには、このようにセ
ルＡ〜セルＣの度数を計測する領域としては例えばサー
ボゾーンのヘッダの後の領域等を使用することができる
。同期データＳＤが第２図已に示すような構造を有する
ときには、最初の時点ｔ１から所定時間経過後の時点ｔ
２においては第２図り、　Ｅ及びＦに示す如くセルＡ１
　セルＢ及びセルＣの度数は夫々３．７及び１となる。 従って、セルＢの度数が最も大きいので、時点ｔ２では
判別回路（１４）からはセルＢに対応する値が１のデー
タが接続端子（１５）及び（１６）を介して図示省略し
た制御回路に供給される。従って、この制御回路では第
２図Ｂの同期データＳＤの周波数を１／３に落とすため
のセルとしてセルＢを選択する。しかしながら、セルＢ
とは中心となる同期セルの３進カウンタ（４）の計数値
が１のセルであるが、本例では既にそのセルＢが選択さ
れているので、その制御回路としては何隻設定動作を行
う必要はない。但し、例えば度数計測の結果セルＡの度
数が最も大きかった場合には、その３進カウンタ（４）
の計数値が０のときにその計数値が１になるようにすれ
ばよいため、図示省略された制御回路はその３進カウン
タ（４）の計数値が２である期間内でその３進カウンタ
（４）の計数値をリセットする。 また、一般にｎ個（ｎ＝３．４．・・・・）の同期セル
でセルを構成するときには、ｎが奇数のときには中心と
なる同期セルに“１”が収まる度数が最も大きいセルを
選択し、ｎが偶数のときには中心となる２個の同期セル
に合計として１”が収まる度数が最も大きいセルを選択
するようにする。 最終的にセルＢが選択された後に、ノア回路（２１）か
らは３進カウンタ（４）の計数値が２から０になるとき
に＃０”から“１”になる信号が出力され、パルス化回
路（２２）からはそのノア回路（２１）の出力が“０″
から“１″になるときに所定期間だけ“１”になるパル
スがフリップフロップ回路（２０）のリセット端子及び
フリップフロップ回路（２３）のクロック端子に供給さ
れる。また、その前段のフリップフロップ回路り２０）
のセット端子には同期データＳＤが遅延回路（１９）を
介して供給されているので、後段のフリップフロップ回
路（２３）の出力はその３進カウンタ（４）の計数値が
Ｏから再び０に戻るまでの闇に同期データＳＤが１度で
も“１”になったときには“１″になり、その同期デー
タＳＤが“０”のままであったときには“０”になる。 従って、本例のそのフリップフロップ回路（２３）の出
力である読み取りデータＲＤはシステムクロックＳＣＫ
　（同期データＳＤ）をセルＢで分割したときに得られ
るデータに等しい。 更に本例では、そのセルの選択後にデータを読み取って
いるときに並行して所定の時間間隔てセルＡ〜セルＣの
度数を計測して、中心の同期セルに′１”が収まる度数
が大きいセルが変化したときにはその都度セルの選択を
更新するようにしている。 上述のように本例によれば、常時所定の時間間隔でセル
Ａの度数〜セルＣの度数の内で最大の度数が・計測され
、その最大度数のセルで非同期データが同期化される。 従って、例えばその度数の計測中の一部の期間でジッタ
ーによりその非同期データの“１″の位置が変化しても
最終的に正しいセル（即ちジッターが無い状態で値が“
１”のときには中央の１１刀期セルの値が“１”である
セル）を選択することができる。そして、一般にｎ個の
同期セルにより最終的なセルが構成されているとすると
、シック−によりその非同期データが時間軸上で一！Ｉ
Ｉ　（ｒｌ−］、、）　／２個の同期セルを超えない範
囲で変動してもその非同期データを正確に読み取ること
ができる利益がある。 ゛まだ、このコ、うに最大度数を言」測する場合には、
平均値を計算する場合のように除算をｆｊう必要がなく
、全て整数し／ベルの処理（→−１のインクリメント及
び条件判別等）が可能となるため、マイクロプロセッサ
等により容易に実行できる利益がある。また、度数計測
領域に“０″のデータが含まれていてもよく、データの
数に関係なく任意の時刻で最大度数のセルをｔ１測づる
ことができる。 尚、本発明は」一連実施例に限定されず、例えば記録媒
体として光ディスクを使用する装置に適用するなど本発
明の要旨を逸脱しない範囲で種々の構成を採り得ること
は勿論である。 ［発明の効果］ 本発明によれば、最大度数の同期セルを基準としてデジ
タルデータの読み取りタイミングを設定するようにして
いるので、そのデジタルデータが時間軸方向に変動して
も正確に原データの読み取りができる利益がある。

【図面の簡単な説明】

第１図は本発明の一実施例のデジタルデータ読み取り回
路を示す構成図、第２図はその実施例のセルの選択動作
の説明に供するタイミングチャート図、第３図は従来の
非同期クロックシステムの動作をンバずタイミングチャ
ート図、第４図はセルの選択方法の説明に供するメタイ
ミングチヤード図である。。 （３）は同期回路、（４）は３進カウンタ、（６）はデ
コーダ、（１０）、　（１１）、　（１２＞は夫々カウ
ンタ、（１４）は判別回路である。 代　　理　　人　　　　　松　　隈　　秀　　盛ｉ来の
井同期クロックシステム 第３図 セルの邂択方！大の説明図 第４図

Claims (1)

1. 【特許請求の範囲】 読み取り対象とするデジタルデータの周波数の略ｎ倍（
   ｎは３以上の整数）の周波数で第１の同期セルから第ｎ
   の同期セルよりなる読み取りクロックが何番目の同期セ
   ルであるかを検出する周期検出手段と、 上記デジタルデータの所定レベルが上記読み取りクロッ
   クの上記各同期セルに入る度数を計測する度数計測手段
   とを有し、 最大度数の上記同期セルを基準として上記デジタルデー
   タの読み取りタイミングを設定するようにしたことを特
   徴とするデジタルデータ読み取り装置。