JPH0470057A

JPH0470057A - 中間調処理回路

Info

Publication number: JPH0470057A
Application number: JP2181236A
Authority: JP
Inventors: Tomoyuki Kawada; 智之川田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-07-09
Filing date: 1990-07-09
Publication date: 1992-03-05
Also published as: CA2040562C; GB2246046B; GB2246046A; CA2040562A1; DE4115902A1; GB9109434D0; DE4115902C2; US5243441A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ファクシミリ装置等の読取部において用い
られ、読取画像の中間調処理を行う中間調処理回路に関
するものである。

〔従来の技術〕

第９図は従来の中間調処理回路をイメージセンナととも
に示すブロック図である。図において、１は画像を１主
走査ライン（以下、１ラインという。）ごとに読み取っ
て、画像に応じたアナログ信号（画像信号）を出力する
イメージセンサ、２は画像信号をサンプルホールドして
画信号クロックに同期した画信号を出力する画信号処理
回路、３は画信号クロックを発生するクロック発生回路
、４はディザマトリクスの各要素を出力するディザ発生
回路、６は画信号とディザマトリクスの各要素とを比較
して画信号を２値化する比較回路、７は間引かれた画信
号クロックを出力する縮小回路、９は１ラインの読取シ
に対応した原稿送シパルスを出力する原稿送少パルス発
生回路、１０はディザ発生回路４および縮小回路７の動
作を禁止するリセット回路、１１は縮小を行うか否かを
示す縮小信号を出力する縮小指定回路である。なお、１
２ａは２値化信号を、１２ｂは縮小回路７から出力され
る画信号クロックを、そして、１２Ｃは間引かれる前の
画信号クロックを示すものとする。

次に動作について説明する。まず、イメージセンサ１は
、画像を１ラインごとに読み取って、画像の濃淡に応じ
たレベルを有するアナログ信号を出力する。次に、画信
号処理回路２は、入力したアナログ信号をサンプルホー
ルドして画信号クロック１２ｃに同期した画信号を出力
する。

一方、ディザ発生回路４は、ディザマトリクスの各要素
を画信号クロック１２ｃに同期して出力する。ここでは
４×４のディザマトリクスを例にとりで説明する。また
、画信号は１６階調以上に分解可能な中間調信号とみな
される。ディザマトリクスを用いた画像の中間調表示は
以下のような原理で行われる。つ１シ、画像を４Ｘ４＝
１６画素を単位とするブロックに分割する。一方、４Ｘ
４＝１６要素から成るディザマトリクスを用意する（第
１０図（ｄ）参照）。そして、各ブロック中の各画素を
ディザマトリクス中の対応する各要素と比較し、画素レ
ベル≦要素レベルのときにはその画素を黒画素と判定し
、画素レベル〉要素レベルのときにはその画素を白画素
と判定するのである（画素レベルが大きくなる程濃度は
低下するとしている。）。また、比較される画素レベル
は、具体的には画信号処理回路２から出力される画信号
のレベルである。

例えば、ディザマトリクスの各要素は第１０図（ａ）　
、　（ｂ）　、　（ｅ）にそれぞれ示すような値に設定
される。

そして、第１０９伍）の左部に示すような反射率Ｏチの
画像（画像の濃度は最も高い。）を読み取って得られた
画信号が入力されたときには、その画信号がディザマト
リクスと比較された後に得られる２値化信号１２ａは、
第１０図（ａ）の右部に示すように・なる。同様に、反
射率２５％の画像を読み取って得られた画信号からは、
第１０図（ｂ）の右部に示すように、白画素の割合が２
５％となっている２値化信号１２ａの集合が生成される
。また、反射率５０％の画像を読み取りて得られた画信
号からは、第１０図（ｃ）の右部に示すように白画素の
割合が５０チとなっている２値化信号１２ａの集合が生
成される。最終的に出力されるものは２値化信号１２ｍ
であるが、４Ｘ４＝１６画素に対応した２値化信号１２
ａの集合には画像の渡度に応じた数の黒画素が含まれて
いるので、その１６個を全体としてながめると疑似的に
中間調表現がなされていることになる。

第９図に示した回路の動作を説明すると、まず、画信号
処理回路２は画信号クロック１２ｃに同期して画信号を
出力する。上述したように、出力される画信号は１６階
調の中間調信号である。そして、ディザ発生回路４はデ
ィザマトリクスの各要素を出力する。画信号処理回路２
からは、第１ラインの画信号（ファクシミリ装置におい
てＢ４原稿を読み取ったときには２０４８画素分の画信
号）→第２ラインの画信号→・・・→最終ラインの画信
号の願に出力される。一方、ディザ発生回路４は、原稿
の読取開始時にリセット回路１０によってリセットが解
除され、第１ラインの画信号に対応したディザマ）　Ｉ
Ｊクスの各要素を出力する。その後、原積送シバルス発
生回路９から４見られる原稿送シパルスを受けて、順次
、画信号処理回路２から出力されるラインに応じたディ
ザマトリクスの各要素を出力する。例えば、第１ライン
の場合には、第１１図伝）に示すように、ディザ発生回
路４は、Ａ→Ｂ→Ｃ→Ｄ→Ａ→Ｂ→Ｃ→Ｄ→Ａ→Ｂ→・
・・の順に、各要素を出力する。また、原積送りパルス
を受けると、第２２インに対応して、Ｅ−＋Ｆ−＋Ｇ−
＋Ｈ−＋Ｅ→Ｆ→Ｇ→Ｈ−＋Ｅ→Ｆ→・・・のように出
力する。ディザ発生回路４は、以後、原稿送シバルスを
受けると次の行の要素を出力するように切換わる。なお
、第１１図において、画信号１−ｊは１行目（ｌライン
目）のｊ列目のものを示す。

第１２図はディザ発生回路４の一例を示す回路図である
。このディザ発生回路４は、リセット信号が解除される
と動作を開始する（第１３図−）参照）。リセット信号
は、原稿がイメージセンサ１に読み取られうる状態にな
ったときに、中間調処理回路が組み込まれた装置におけ
る全体を制御する制御部（図示せず）の指示に従っ−ｈ
ｖセット回路１０によシ解除される。そして、主走査方
向のディザを発生するための４進のカウンタ４２は画信
号クロック１２ｃを計数する（第１３図伽）参照）。

このカウンタ４２の計数値は、デコーダ４３でデコード
された後ディザマトリクスレジスタ４１に与えられる。

ディザマトリクスレジスタ４１は、与えられたデコード
値が示す列のディザマトリクスの要ｌＬ（ディザ）を出
力する。ディザマトリクスの行は、デコーダ４５のデコ
ード値で指定される。副走査方向のディザを発生するた
めの４進のカウンタ４４は、原稿送シバルスを計数する
（第１３図（ｃ）参照）。そして、カウンタ４４の計数
値は、デコーダ４５でデコードされた後ディザマトリク
スレジスタ４１に与えられる。上述のように、このデコ
ード値はディザマトリクスの行選択のための信号である
。以上のようにして、ディザマトリクスレジスタ４１か
ら、第１３図Ｏ）に示すようにディザが出力される。

そして、比較回路６は、画信号とディザとを比較して、
比較結果を２値化信号１２ａとして出力する。

ところで、ファクシミリ装置等においては、画像の縮小
が必要となる場合がある。例えば、読み取ったＢ４原稿
をＡ４サイズに縮／Ｊ＼して伝送する場合などである。

その場合に、２値化信号１２ａを所定の周期で間引くこ
とにより縮小を行う方法がある。第１４図は、主走査方
向では６ビツトにつき１ビツトを間引き、副走査方向で
は６ライ／につき１−）インを間引く縮小回路７の一例
を示す回路図である。

この縮小回路７は、リセット信号が解除され、かつ、縮
小指定回路１１が出力する縮小信号が有意（縮小信号は
Ｈアクティブ）になると動作を開始する（第１５図（ａ
）　＝　（ｂ）参照）。そして、１ラインにおける閏引
き位置を決定するための６進のカウンタ７１は画信号ク
ロック１２ｃを計数する。計数値は、反転器７２を介し
て論理積ゲー）　（ＡＮＤゲート）Ｔ３に入力する。第
１４図から明らかであるように、ＡＮＤゲート７３の出
力は、計数値がｒ５（Ｈ）ＪのときにｒＨＪとなシ、他
の場合には「Ｌ」である。従りて、論理和ゲー）（ＯＲ
ゲート）７８の出力は、第１５図０）に示すように、画
信号クロック１２ｃの６パルス目を間引くことになる。

なお、第１５図（ｆ）は第１５図（ｅ）のＰ領域を拡大
したものである。一方、間引きラインを定めるための６
進のカウンタ７５は原稿送シバルスを計数する。そして
、計数値は、反転器１６およびＡＮＤゲー）７７に与え
られる。ＡＮＤゲー）７７の出力は、第１５図（ｄ）に
示すようになる。この出力はＯＲゲート１８に入力する
ので、ＯＲゲート７８の出力は、カウンタ７５の計数値
がｒ５（Ｈ）Ｊとなっている間は「Ｈ」レベルである。

従って、画信号クロック１２ｃは、副走査ラインが６ラ
イン目に□なるごとに、そのライン中の全てのパルスが
間引かれる。

このようにして、画信号り四ツク１２ｃは、６パルスに
つき１パルス間引かれ、また、６ラインにつき１ライン
分が間引かれる。そして、この画信号クロック１２ｃの
間引きは、゛縮小回路Ｔの後段に位置する回路から見る
と、２値化信号１２ａの間引きと等価である。よって、
画像は５／６に縮小噛れる。なお、縮小信号がｒＬＪレ
ベルのときには、ＯＲゲート７日はスルー状態となシ、
画信号クロック１２ｃはそのまｔＯＲＯＲゲート１８過
する。

従って、縮小を行わない場合には、２値化信号１２ａを
縮小回路１から出力された画信号クロック１２ｂでサン
プリングすると第１１図（ｂ）に示すようになる。これ
に対して、間引きによる縮小が行われる場合には、画信
号クロック１２ｂでサンプリングされた２値化信号１２
ａは、第１１図（ｄ）に示すようになる。なお、第１１
図において、各ｉｉ！ｉｉ素に対応した画信号は全て１
６階調のうちの第８レベル（反射率５０％に対応）であ
ったとしている。また、第１１図（ｄ）におけるかっこ
付の数字は間引かれる前のライン番号を示している。そ
して、第１１図Ｇｉ）から明らかなように、間引かれた
後では、主走査方向において第５ビツトと第６ビツトと
の間で、また、副走査方向において第５ラインと第６２
インとの間で間引きによる劣化が発生し、−様なパター
ンとはならない。

〔発明が解決しようとする課題〕

従来の中間調処理回路は以上のように構成されているの
で、間引きによる縮小が行われると、間引かれたビット
の両側において不連続なパターンが発生し、その結果、
間引かれた後の２値化信号から画像を再現するとその画
像の画質は劣化してしまうという課題があった。

この発明は上記のような課題を解消するためＫなされた
もので、ディザマトリックスを通して得られた２値化信
号を間引くことによって縮小を行った場合であっても、
間引かれた後の２値化信号から画像を再現したときにそ
の画像に画質の劣化を生じさせない中間調処理回路を得
ることを目的とする。

なお、先行技術として特開昭６３−１１９３８３号公報
に示されたものがある。

〔課題を解決するための手段〕

この発明に係る中間調処理回路は、イメージセンサから
入力したｌライン単位の画像信号を標本化して画信号を
出力する画信号処理回路と、画信号がとシうる複数の濃
度レベルに応じた値を有するディザマトリクスの各ｌ！
素を出力するとともに、縮小率に応じて間引き位置が定
められてｂる２値化信号のその位置に対応した画信号の
比較対象となるディザとしてダミーディザを出力するデ
ィザ発生回路と、画信号とディザ発生回路が出力したデ
ィザとを比較して、順次１ライン単位の２値化信号列を
出力する比較回路と、この比較回路が出力した２値化信
号列から、Ｈ７ノー率に応じて定められた位置の２値化
信号を間引く縮小回路とを備えたものである。

〔作用〕

この発明におけるディザ発生回路は、縮小回路の２値化
信号間引き位置に応じた位置にダミーディザを挿入し、
縮小時に、間引かれた後の画信号とディザマトリクスと
を比較する動作を等測的に実現させる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、５はダミーディザを出力しうるディザ発生
回路、８は生産査問引き信号および副走査量引き信号を
出力しりる縮小回路である。

また、８ａは生産査問引き信号を、８ｂは副走査量引き
信号を示すものとする。その他のものは同一符号を付し
て第９図に示したものと同一のものである。また、第２
図はディザ発生回路５の一構成例を示す回路図であル、
第１２図に示した構成に対して、生産査問引き信号８＆
の入力端子５１および副走査量引き信号８ｂの入力端子
５２が追加されている。そして、第４図は縮小回路８の
一構成例を示す回路図であｐ、第１４図に示した構成に
対して、生産査問引き信号８＆の出力端子８１および副
走査量引き信号８ｂの出力端子８２が追加されている。

次に動作について説明する。従来の場合と同様に、イメ
ージセンサ１は、画像を１５インごとに読み取って、画
像の濃淡に応じたレベルを有するアナログ信号を出力す
る。次に、画信号処理回路２＃−ｉ、入力したアナログ
信号をサンプルホールドして画信号クロック１２ｃに同
期した画信号を出力する。

そして、ディザ発生回路５から、原稿送シパルスの計数
値に応じた行における画信号クロック１２Ｃの計数値に
応じた列のディザが、ディザマ）　＋７クスレジスタ４
１から出力される。しかし、この場合には、画信号クロ
ック１２ｃの６パルスおきＫ。

後述する縮小回路８から生産査問引き信号８ａが出力さ
れる。この生産査問引き信号８ａはカウンタ４２のイネ
ーブル状態を中断させるので、カウンタ４２は、６パル
スごとに１回カウントアツプしない状態になる。（第３
図（ｂ）　、　（ｄ）参照）。これに応じて、ディザマ
トリクスレジスタ４１の出力には、画信号クロック１２
ｃの２パルス分に対応して出力が変化しない期間が生ず
る。第３図α）にお。

いて、ｒＢ、ＢＪとなりている期間がこれに相当してｈ
る。つまり、２つのｒＢＪディザのうち１回目に生ずる
ｒＢＪディザは、ダミーディザに相当する。

このようにして、ディザマトリクスレジスタ４１から生
産査問引き信号８ａに応じて、１回ダミ＋ディザが出、
力される。

ま九％縮小回路８から、６，３インにつき１回副走査量
引き信号８ｂが出力される（第３図（ｅ）参照）。

この副走査量引き信号８ｂは、１ライン分の画信号クロ
ック１２ｃが出力されている間ｒＨＪレベルであシ、カ
ウンタ４４のイネーブル端子（「Ｌ」アクティブ）に入
力されているので、特定の１ラインについてカウンタ４
４の計数値は進まない。従って、このラインについて、
１ライン分のダミーディザが付加されることになる。縮
／Ｊ”ｉを行わない場合には、１走査問引き信号８ａお
よび副走査量引き信号８ｂは縮小回路８から出力されな
いので、ディザマトリクスレジスタ４１から出力される
ディザにダミーディザが付加されることはない。なお、
図示していないが、カラ／り４２は、原稿送シパルス発
生ごとに−Ｈリセットされる。

そして、従来の場合と同様に、比較回路６は２値化信号
１２ａを出力する。

次に、縮小回路８は、従来の場合と同様に、６ビツトご
とに、および６ラインごとに画信号クロック１２ｃを間
引く。しかし、この場合には、間引く直前に１走査問引
き信号８ａおよび副走査量引き信号８ｂを出力し、それ
らをディザ発生回路５に与えている（第５図１ｄ）　、
　（ｈ）参照）。上述のように、ディザ発生回路５＃′
ｉ、１走査問引き信号８ｍを入力すると再度同一ディザ
を出力し、副走査量引き信号ａｂｔ−人力すると再度デ
ィザマ）　ＩＪクスの同一行のディザを出力するように
なっているので、間引きの対象となったビットまたはラ
インの前後でディザマドＩＪクスの連続性が保たれるこ
とになる。なお、第５図（ロ））、（５）はＰ領域を拡
大した信号を示している。このように処理することによ
シ、例え猷１０ＸＩＯ個の画素の場合には、２値化信号
１２ａを間引き後の画信号クロック１２ｂでサンプリン
グすると第７図（イ）に示すようになる。

また、縮小信号が第６図（ｂ）に示すようにｒＬＪレベ
ルのときには（縮小を行わないことを示す。）、リセッ
ト信号が解除された後、細小回路８の２つのカウンタ７
１．７ｉ５はリセットされることはないので、１走査問
引き信号８ａおよび副走査量引き信号８ｂが出力される
ことはない（第６図（ｄ）　、　（ｆ）参照）、、従り
て、ディザ発生回路５がダミーディザを出力することは
ない。また、画信号クロック１２ｃは間引かれないので
、２値化信号１２ａを細小回路８から出力される画信号
クロック１２ｂでサンプリングすると第７図缶）に示す
ようになる。

なお、上記実施例では縮小回路８で５／６に縮小する場
合について示したが、縮小率はその他の値でありてもよ
く、カウンタ７１．７５のカウント幅および計数値を所
定の比較値と比較する回路（第４図の例では反転器７２
．７６およびＡＮＤゲ二トアト７３１）の比較値を変更
するだけで実現できる。

また、上記実施例では、規則的に間引きを行う場合につ
いて説明したが、主走査方向および副走査方向について
縮小率に応じた分だけ画信号クロックを間引くならば、
間引きは不規則に行ってもよい。

第８図は不規則に間引きを行う方式の一例を説明するた
めの説明図である。この場合にも、縮小率は５／６とし
ている。そして、この場合には、画儂を６／６画素のマ
トリクスに区切シ、以下の規則で間引きを行う。

（条件１）　１〜５行の各行に１ケ所○（１走査問引き
対象ｖｆＪ素）を設ける。ただし、点線で示す対角線以
右に設ける。

（条件２）　１〜５列の各列に１ケ所Δ（副走査量引き
対象画素）を設ける。ただし対角線以左に設ける。

（条件３）　　ＯとΔとは座標（６，６）以外の対角線
上で重ならない。

以上の条件で間引き画素を設定し、第８図（ｂ）に示す
ｌ０ＸＩＯの２値化信号が間引きかれた結果を第８図（
ｄ）に示す。なお、第８図（ｃ）は主走査方向にのみ間
引きが行われたものを示している。この場合には、第８
図（ａ）に示す○およびΔの位置に対応した画信号クロ
ックを間引く縮小回路を設ければよい。そして、この場
合には、間引かれた画素の両側において部分的に画質劣
化が生ずるが、全体としての画質劣化位はとんど無視で
きる程度となる。また、従来の間引きの方式に比べると
、規則的な画の乱が生じないという利点を有する。

〔発明の効果〕

以上のように、この発明によれば中間調処理回路を、間
引かれる画信号に対応したダミーディザを発生するディ
ザ発生回路を設け、等測的に、間引かれた後の画信号と
ディザマトリクスの各要素とを比較するように構成した
ので、縮小を行りても中間調画像に画質劣化が生じない
ものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による中間調処理回路を示
すブロック図、第２図はディザ発生回路を示す回路図、
第３図は第２図に示したものの動作を説明するためのタ
イミング図、第４図は縮小回路を示す回路図、第５図は
縮小を行う場合の縮／ＪＸ回路の動作を示すタイミング
図、第６図は縮小を行わない場合の縮小回路の動作を示
すタイミング図、第７図はｌ０ＸＩＯの２値化信号の間
引きの様子を示す説明図、第８図は不規則な間引きの様
子を示す説明図、第９図は従来の中間調処理回路を示す
ブロック図、第１０図はディザマトリクスを用いた中間
調表示を説明するための説明図、第１１図は従来のｌ０
ＸＩＯの２値化信号の間引きの様子を示す説明図、第１
２図は従来のディザ発生回路を示す回路図、第１３図は
第１２図に示したものの動作を説明するためのタイミン
グ図、第１４図は従来の縮小回路を示す回路図、第１５
図鉱縮小回路の動作を説明するためのタイミング図であ
る。１はイメージセンサ、２は画信号処理回路、３はクロッ
ク発生回路、４．５はディザ発生回路、６Ｖｉ比較回路
、γ、８は縮小回路。なお、図中、同一符号は同一　または相当部分を示す。特許出願人　　三菱電機株式会社第１図州　−ノ ◎ 第図第（ａ）（Ｃ） −３２：第０ＷＡ（ｂ）主乏ｌｆＪ向−〉（ｄ）（７Ｘ８）（９Ｘ＋ｏ）手続補正書（自発）６、Ｊ＃正の内容明細書をっぎのとおり訂正する。

Claims

【特許請求の範囲】

イメージセンサから入力した１ライン単位の画像信号を
標本化して画信号を出力する画信号処理回路と、前記画
信号がとりうる複数の濃度レベルに応じた値を有するデ
ィザマトリクスの各要素を出力するとともに、縮小率に
応じて間引かれる２値化信号に対応した前記画信号の比
較対象となる前記ディザマトリクスの要素として、ダミ
ー要素を出力するディザ発生回路と、前記画信号と前記
ディザ発生回路の出力値とを比較して、順次１ライン単
位の２値化信号列を出力する比較回路と、前記縮小率に
応じて前記２値化信号列から所定の位置の２値化信号を
間引く縮小回路とを備えた中間調処理回路。