JPH0470232A - 信号選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業をの利用分野〕 本発明はディジタル通信における信号選択回路に関し、
特に入力される複数のディジタル信号のタイミングに同
期して所望のディジタル信号を選択して切り換える信号
選択回路に関する。

〔従来の技術〕

一般にディジタル伝送システムにおいて相手伝送装置か
ら入力される複数のディジタル信号列の中からひとつを
選択して切換える信号選択回路が必要とされる。

従来、この種の信号選択回路は、頻繁に切換える必要が
無かったこともあり、又入力信号も同じ信号速度等の場
合には、信号切換えのタイミングを気にすることなく、
第３図の構成図に示すように、例えば入力信号ｄ□＋ｄ
２を信号切換設定回路４Ａの制御信号ＳＩＡ、ＳＩＢに
より信号切換回路３Ａを駆動して入力信号ｄ１からｄ２
へ又は入力信号ｄ２からｄｌへ切換えていた。今この場
合に入力信号ｄｌ、ｄ２の同期信号にｔなる遅延時間差
があった場合の切り換え時間のタイミングを第２図のタ
イミングチャートにより説明する。

図において入力信号ｄ１のフレーム信号と入力信号ｄ２
Ａのフレーム信号とはｔ時間だけ遅れているものとする
。また、入力信号ｄ２Ｂのフレーム信号は入力信号ｄ、
のフレーム信号に対してｔだけ進んでいるものであり、
この進み遅れのｔは入力信号ｄ１およびｄ２が違う経路
を通ることにより生じる相対的な遅延量の差である。こ
こで切換信号ＳＩＡが“Ｌ”から“Ｈ”へ図のごとく変
化したとする。“Ｌ”の区間は入力信号ｄ１を選択して
、“Ｈ”の区間は入力信号ｄ２を選択している。この場
合、入力信号ｄ２へ切換えたとすると、出力信号ｄｓ＾
は図のようになり、１フレーム中に２つのフレームパル
スが近接した状態で出力される。また切換信号Ｓｔａが
図のごとく変化したときに、入力信号ｄ２Ｂとすると、
出力信号ｄｓｅは図のようになり、フレームパルスが欠
落した様になる０通常、同期回路は同期するフレーム信
号の変動に対して追従能力を持っているが、変動が多す
ぎる場合には同期回路は位相追従しきれず、大きな位相
跳躍を生じることになる。出力信号ｄｓが切換っな以後
は入力信号ｄ２が出力されるので同期回路は最終的に出
力信号ｄ２へ同期するが、同期するまでは、信号切換回
路は位相ゆらぎの状態となり、符号誤りを生ずることと
なってしまっていた。

〔発明が解決しようとする課題〕

上述した従来の信号選択回路は、信号伝送中に入力信号
を切換える場合に、信号列のどの位置で切換えるか不定
なので、切換つなときに非同期パルスが入ったり同期タ
イミングパルスの消失を招きタイミング同期の位相跳躍
を発生し、符号誤りが継続する欠点がある。

本発明の目的はこの信号切換え時のタイミングにより同
期信号の欠落を防止して同期回路が非同期状態とならな
いようにし、内部タイミング信号の位相跳躍による符号
誤りを防止することにある。

〔課題を解決するための手段〕

本発明の信号選択回路は、複数の入力ディジタル信号の
いずれかを外部からの選択信号により選択して切り換え
出力信号をとり出す信号選択回路において、現在の出力
信号と切換えるべき前記入力ディジタル信号とのフレー
ム同期パルスの時間差を検出し、現在の出力信号のフレ
ーム同期パルスの位相より少なくともを時間遅れおよび
進みの時間を除いて切換えタイミング信号を出力する切
換タイミング出力回路と、前記外部からの選択信号と前
記切換えタイミング信号とを入力した時点で切換信号を
出力する切換タイミング制御回路とを有する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の構成図、第２図は従来例を
含む本実施例の動作を説明するためのディジタル信号の
タイムチャートである。第１図の実施例は信号切換回路
３、信号切換設定回路４、切換タイミング出力回路１、
切換タイミング制御回路２から構成される。

次に本実施例の動作を説明する。信号切換回路３は、入
力信号ｄ１．ｄ２〜ｄ、の内どれがひとつを、後述する
切換タイミング制御回路２から出力される選択信号Ｓ、
、Ｓ２〜Ｓ、により選び、出力信号ｃｉｓを出力する。

入力信号ｄ、、ｄ２は遅延時間差があるが同期している
同一の信号とし、信号切換回路３の出力以後の回路はこ
のフレーム同期信号に同期して動作しておりこの同期信
号は切換タイミング出力回路１により抽出されて切換タ
イミング制御回路３に入力される。ここで切換タイミン
グ出力回路１は従来例で述べた入力信号ｄ、、ｄ２〜ｄ
、、間の遅延時間差ｔを検出するとともに、現在出力さ
れている出力信号ｄｓの同期パルスの位相に対して少な
くともを時間以をの時間差を与える切換えタイミング信
号ＳＴを出力する（第２図参照）。すなわち、信号切換
設定回路４の切換信号が第２図のＳＩＡのように“Ｌ”
から“Ｈ”に切換え設定信号が出された後、切換タイミ
ング制御回路２は第２図の切換タイミング信号ＳＴと前
述の切換え設定信号ＳＩＡの両方を入力して、両者が“
Ｈ”の場合のみ切換信号Ｓ１又はＳ２〜Ｓｍを出力する
。このような切換え制御を行うことにより出力信号ｄｓ
Ａ’又はｄｓＢ’のようなフレーム同期パルスの欠落お
よび非同期パルスの混入のない信号選択回路が実現でき
る。なお、切換え設定からｔだけ誤差が生ずるが、前述
のとうり、ｔは経路の違いによる遅延量の差であり、同
期回路はこの程度の位相差なら十分抑圧できるよう設計
できるので、切換え後は入力信号ｄ２に追従同期して動
作するので符号誤りを起こすことにはならない。

〔発明の効果〕

以上説明したように本発明は切換える入力信号同士の遅
延時間差を検出して、フレーム同期パルスのある期間の
切換えをさけるタイミング制御手段を使用することによ
り、信号切換時に同期回路が同期パルス欠落等で切換え
時に非同期になることを防止する効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は本実施例
および従来例の動作を説明するためのタイムチャート、
第３図は従来の信号選択回路の構成図である。 １・・・切換タイミング出力回路、２・・・切換タイミ
ング制御回路、３・・・信号切換回路、４・・・信号切
換設定回路、ｄ１〜ｄ、・・・入力信号、ｄｓ、ｄｓＡ
、ｄｓＢ、ｄｓＡ’　、ｄｓＢ’−出力信号、ＳＴ・・
・切換タイミング信号、ＳＩＡ、ＳＩＢ、Ｓ１ｍ・・・
切換信号、Ｓｌ、Ｓ２．Ｓｍ・・・制御後の切換信号。

Claims (1)

1. 【特許請求の範囲】 １、複数の入力ディジタル信号のいずれかを外部からの
   選択信号により選択して切り換え出力信号をとり出す信
   号選択回路において、現在の出力信号と切換えるべき前
   記入力ディジタル信号とのフレーム同期パルスの時間差
   を検出し、現在の出力信号のフレーム同期パルスの位相
   より少なくともを時間遅れおよび進みの時間を除いて切
   換えタイミング信号を出力する切換タイミング出力回路
   と、前記外部からの選択信号と前記切換えタイミング信
   号とを入力した時点で切換信号を出力する切換タイミン
   グ制御回路とを有することを特徴とする信号選択回路。 ２、前記切換タイミング出力回路が検出する前記２つの
   信号のフレーム同期パルスの時間差をの値は外部に接続
   される同期回路の同期引き込み範囲内に設定されること
   を特徴とする請求項１記載の信号選択回路。