JPH0470939A - 電子装置におけるカセット判別装置 - Google Patents
電子装置におけるカセット判別装置Info
- Publication number
- JPH0470939A JPH0470939A JP2176913A JP17691390A JPH0470939A JP H0470939 A JPH0470939 A JP H0470939A JP 2176913 A JP2176913 A JP 2176913A JP 17691390 A JP17691390 A JP 17691390A JP H0470939 A JPH0470939 A JP H0470939A
- Authority
- JP
- Japan
- Prior art keywords
- cassette
- time
- output
- signal
- unique code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、例えばゲーム機などの電子装置に装着される
カセットが、オリジナルなカセットであるかコピーされ
たカセットであるかを判別し、コピーされたカセットで
あると判別した場合には、そのカセットの使用を電気的
に禁止するようにしたカセット判別装置に関する。
カセットが、オリジナルなカセットであるかコピーされ
たカセットであるかを判別し、コピーされたカセットで
あると判別した場合には、そのカセットの使用を電気的
に禁止するようにしたカセット判別装置に関する。
（従来の技術）
従来、例えばメインカセットとサブカセットを組み合わ
せて本体部に装着し、テレビと接続することによりゲー
ムを楽しむようなゲーム機などにおいて、カセットに内
蔵されたリードオンリーメモリ（ＲＯＭ）等に記憶され
たデータ、プログラム等は、メモリコピー装置を使用す
れば比較的簡単にコピーできるものであった。そのため
、各社が長い間かけて作成したオリジナルなゲームソフ
トがコピーされ、それが組み込まれたコピーカセットが
大量に出回り、オリジナルメーカーが莫大な損害を受け
ることがあった。
せて本体部に装着し、テレビと接続することによりゲー
ムを楽しむようなゲーム機などにおいて、カセットに内
蔵されたリードオンリーメモリ（ＲＯＭ）等に記憶され
たデータ、プログラム等は、メモリコピー装置を使用す
れば比較的簡単にコピーできるものであった。そのため
、各社が長い間かけて作成したオリジナルなゲームソフ
トがコピーされ、それが組み込まれたコピーカセットが
大量に出回り、オリジナルメーカーが莫大な損害を受け
ることがあった。
（発明が解決しようとする課題）
上記従来のカセットでは、簡単にコピーカセットを作る
ことが可能であるため、本発明では、本体部に装着され
たカセットがオリジナルなソフトをコピーしたコピーカ
セットであるような場合にそれを判別し、そのコピーカ
セットを使用できないようにしてオリジナルメーカーが
不利益をこうむらないようにすることを解決すべき技術
的課題とするものである。
ことが可能であるため、本発明では、本体部に装着され
たカセットがオリジナルなソフトをコピーしたコピーカ
セットであるような場合にそれを判別し、そのコピーカ
セットを使用できないようにしてオリジナルメーカーが
不利益をこうむらないようにすることを解決すべき技術
的課題とするものである。
（課題を解決するための手段）
上記課題解決のための技術的手段は、電子装置の本体部
に装着された状態で、電子装置に内蔵された制御回路に
よって読み出される各種のデータ、プログラム、及び固
有のコード等を記憶したメモリを有するカセットが適正
なカセットであるか否かを判別し、適正なカセットでな
いと判別した場合には、そのカセットを電気的に使用禁
止状態にするカセット判別装置を、所定周波数のクロッ
ク信号を入力してカウントし、所定のカウント値に達し
たときにタイムリミツト信号を出力するタイマ回路と、
外部からのクリア信号を入力する毎に前記タイマ回路の
カウント値をクリアするタイムカウントクリア回路と、
前記タイムリミツト信号が出力されていない状態におい
て前記制御回路からの読出要求信号を入力したときには
前記固有のコードを出力する出力回路と、前記クリア信
号を前記制御回路のカセット判別プログラムに従った時
間間隔で出力するクリア信号出力手段と、前記クリア信
号が出力された時から時間をカウントし、所定のカウン
ト時間に前記出力回路からの前記固有のコードが入力さ
れたときには、前記本体部に装着されたカセットが適正
なカセットと判別する一方、上記所定のカウント時間に
達する前に前記固有のコードが入力されたとき、あるい
は所定のカウント時間を越えても前記固有のコードが入
力されない場合は前記カセットが適正なカセットではな
いと判別するカセット判別手段とを備えた構成にするこ
とである。
に装着された状態で、電子装置に内蔵された制御回路に
よって読み出される各種のデータ、プログラム、及び固
有のコード等を記憶したメモリを有するカセットが適正
なカセットであるか否かを判別し、適正なカセットでな
いと判別した場合には、そのカセットを電気的に使用禁
止状態にするカセット判別装置を、所定周波数のクロッ
ク信号を入力してカウントし、所定のカウント値に達し
たときにタイムリミツト信号を出力するタイマ回路と、
外部からのクリア信号を入力する毎に前記タイマ回路の
カウント値をクリアするタイムカウントクリア回路と、
前記タイムリミツト信号が出力されていない状態におい
て前記制御回路からの読出要求信号を入力したときには
前記固有のコードを出力する出力回路と、前記クリア信
号を前記制御回路のカセット判別プログラムに従った時
間間隔で出力するクリア信号出力手段と、前記クリア信
号が出力された時から時間をカウントし、所定のカウン
ト時間に前記出力回路からの前記固有のコードが入力さ
れたときには、前記本体部に装着されたカセットが適正
なカセットと判別する一方、上記所定のカウント時間に
達する前に前記固有のコードが入力されたとき、あるい
は所定のカウント時間を越えても前記固有のコードが入
力されない場合は前記カセットが適正なカセットではな
いと判別するカセット判別手段とを備えた構成にするこ
とである。
（作用）
上記構成の電子装置におけるカセット判別装置によれば
、カセット判別手段は、前記クリア信号が出力された時
から時間をカウントし、所定のカウント時間に前記出力
回路からの前記固有のコードが入力されたときには、前
記本体部に装着されたカセットが適正なカセットと判別
する一方、上記所定のカウント時間に達する前に前記固
有のコードが入力されたとき、あるいは所定のカウント
時間を越えても前記固有のコードが入力されない場合は
前記カセットが適正なカセットではないと判別する。そ
のため、適正なカセットのみが使用可能になり、適正で
ないカセットは例えばコピカセットであると判断してそ
のカセットの使用を電気的に禁止することができる。
、カセット判別手段は、前記クリア信号が出力された時
から時間をカウントし、所定のカウント時間に前記出力
回路からの前記固有のコードが入力されたときには、前
記本体部に装着されたカセットが適正なカセットと判別
する一方、上記所定のカウント時間に達する前に前記固
有のコードが入力されたとき、あるいは所定のカウント
時間を越えても前記固有のコードが入力されない場合は
前記カセットが適正なカセットではないと判別する。そ
のため、適正なカセットのみが使用可能になり、適正で
ないカセットは例えばコピカセットであると判断してそ
のカセットの使用を電気的に禁止することができる。
（実施例）
次に、本発明の一実施例を図面を参照しながら説明する
。
。
第１図は、ダブルカセット式のゲーム用のファミコンｌ
の斜視図を示したものであり、サブカセット２が装着さ
れたメインカセット３をファミコン本体ＩＡのカセット
挿入口４に差し込んで使用するものである。尚、ファミ
コン１にはマイクロコンピュータ（制御回路）ＣＰＵ、
クロック回路、電源回路などが内蔵されている。メイン
カセット３にはゲーム用のメインプログラムが記憶され
ており、サブカセット２にはサブプログラム及び後述の
固有コード（確認コード）が記憶されていて、このサブ
カセット２を同シリーズの他のサブカセットに差し換え
ることにより、例えばゲームのストーリイの一部を変え
ることができるようになっている。
の斜視図を示したものであり、サブカセット２が装着さ
れたメインカセット３をファミコン本体ＩＡのカセット
挿入口４に差し込んで使用するものである。尚、ファミ
コン１にはマイクロコンピュータ（制御回路）ＣＰＵ、
クロック回路、電源回路などが内蔵されている。メイン
カセット３にはゲーム用のメインプログラムが記憶され
ており、サブカセット２にはサブプログラム及び後述の
固有コード（確認コード）が記憶されていて、このサブ
カセット２を同シリーズの他のサブカセットに差し換え
ることにより、例えばゲームのストーリイの一部を変え
ることができるようになっている。
第２図はファミコン本体ＩＡに内蔵されたマイクロコン
ピュータＣＰＵと交信してダブルカセットが適正なカセ
ットであるか否かを判別するための判別回路を示したも
のである。なお、この判別回路はサブカセット２に内蔵
されている。
ピュータＣＰＵと交信してダブルカセットが適正なカセ
ットであるか否かを判別するための判別回路を示したも
のである。なお、この判別回路はサブカセット２に内蔵
されている。
第２図の判別回路において、フリップフロップ１１．１
２，１３．１４によりタイマ回路（カウンタ回路）が構
成されており、ファミコン１に内蔵されたクロック回路
からのクロック信号（ＣＬＫ）が所定数入力されると、
フリップフロップ１５．１６のうち、フリップフロップ
１６の出力端子Ｑから論理Ｈのタイムリミツト信号が出
力されるようになっている。一方、フリップフロップ１
１．１２，１３，１４，１５、及び１６は、ファミコン
ｌに内蔵されたマイクロコンピュータＣＰＵからの論理
りのクリア信号（コントロール信号）ＣＯＮＴＲＯＬに
よりクリアされるようになっている。この内、フリップ
フロップ１１，１２゜１３．１４はクリア端子に論理Ｈ
信号が印加されたときにタイマ回路のカウント値がクリ
アされるようになっており、フリップフロップ１５．１
６はクリア端子に論理り信号が印加されたときにリセッ
トされるようになっている。そのため、フリップフロッ
プ１１，１２，１３．１４のクリア端子にはノットゲー
ト１７を介してクリア信号が印加されるようにタイムカ
ウントクリア回路を構成している。フリップフロップ１
６の出力端子Ｑからの出力信号（ＯＵＴ）と、ファミコ
ンｌに内蔵されたマイクロコンピュータＣＰＵからの固
有コード読出要求信号（ＯＥ）とを入力する２人力オア
ゲート１８は、上記出力信号（ＯＵＴ）と、固有コード
読出要求信号（ＯＥ）とが共に論理りのときに論理りの
信号を出力するもので、２人力オアゲート１Ｂの出力信
号（ＲＯＭ ＯＥ）が論理りの状態のときに、サブカ
セット２の内蔵ＲＯＭから固有コードの読出しを可能に
させ、その固有コードをメインカセット３を介してファ
ミコンｌに内蔵されたマイクロコンピュータＣＰＵに伝
送できるようになっている。
２，１３．１４によりタイマ回路（カウンタ回路）が構
成されており、ファミコン１に内蔵されたクロック回路
からのクロック信号（ＣＬＫ）が所定数入力されると、
フリップフロップ１５．１６のうち、フリップフロップ
１６の出力端子Ｑから論理Ｈのタイムリミツト信号が出
力されるようになっている。一方、フリップフロップ１
１．１２，１３，１４，１５、及び１６は、ファミコン
ｌに内蔵されたマイクロコンピュータＣＰＵからの論理
りのクリア信号（コントロール信号）ＣＯＮＴＲＯＬに
よりクリアされるようになっている。この内、フリップ
フロップ１１，１２゜１３．１４はクリア端子に論理Ｈ
信号が印加されたときにタイマ回路のカウント値がクリ
アされるようになっており、フリップフロップ１５．１
６はクリア端子に論理り信号が印加されたときにリセッ
トされるようになっている。そのため、フリップフロッ
プ１１，１２，１３．１４のクリア端子にはノットゲー
ト１７を介してクリア信号が印加されるようにタイムカ
ウントクリア回路を構成している。フリップフロップ１
６の出力端子Ｑからの出力信号（ＯＵＴ）と、ファミコ
ンｌに内蔵されたマイクロコンピュータＣＰＵからの固
有コード読出要求信号（ＯＥ）とを入力する２人力オア
ゲート１８は、上記出力信号（ＯＵＴ）と、固有コード
読出要求信号（ＯＥ）とが共に論理りのときに論理りの
信号を出力するもので、２人力オアゲート１Ｂの出力信
号（ＲＯＭ ＯＥ）が論理りの状態のときに、サブカ
セット２の内蔵ＲＯＭから固有コードの読出しを可能に
させ、その固有コードをメインカセット３を介してファ
ミコンｌに内蔵されたマイクロコンピュータＣＰＵに伝
送できるようになっている。
第３図は、サブカセット２に設けられた判別回路のタイ
ミングチャートを示したものである。
ミングチャートを示したものである。
サブカセット２を挿着した状態のメインカセット３をカ
セット挿入口４に差し込んだあと、ファミコン１に電源
が投入されると、第３図（Ａ）に示すような矩形波のク
ロック信号（ＣＬＫ）がファミコン１のクロック回路か
ら出力される。このクロック信号（ＣＬＫ）は、フリッ
プフロップ１１に入力され、以後フリップフロップ１１
，１２゜１３．１４の作用により分周される。そしてク
ロック信号（ＣＬ Ｋ）が所定数入力されると、フリッ
プフロップ１６の出力端子Ｑから論理Ｈの信号が出力さ
れる。しかし、第３図（Ｂ）に示すようなマイクロコン
ピュータＣＰＵからの論理りのクリア信号（ＣＯＮＴＲ
ＯＬ）が時間間隔Ｔ１で出力され、タイマ回路のカウン
ト値が所定値に達する前にクリアされると、フリップフ
ロップ１６の出力端子Ｑから論理Ｈの信号が出力される
ことはない。しかしながら、第３図（Ｂ）のＰエリアに
示すようにクリア信号（ＣＯＮＴＲＯＬ）が時間間隔Ｔ
Ｉを過ぎても入力されない場合は、第３図（Ｃ）のＱエ
リアに示すようにフリップフロップ１６の出力信号（Ｏ
ＵＴ）は論理Ｈに反転する。
セット挿入口４に差し込んだあと、ファミコン１に電源
が投入されると、第３図（Ａ）に示すような矩形波のク
ロック信号（ＣＬＫ）がファミコン１のクロック回路か
ら出力される。このクロック信号（ＣＬＫ）は、フリッ
プフロップ１１に入力され、以後フリップフロップ１１
，１２゜１３．１４の作用により分周される。そしてク
ロック信号（ＣＬ Ｋ）が所定数入力されると、フリッ
プフロップ１６の出力端子Ｑから論理Ｈの信号が出力さ
れる。しかし、第３図（Ｂ）に示すようなマイクロコン
ピュータＣＰＵからの論理りのクリア信号（ＣＯＮＴＲ
ＯＬ）が時間間隔Ｔ１で出力され、タイマ回路のカウン
ト値が所定値に達する前にクリアされると、フリップフ
ロップ１６の出力端子Ｑから論理Ｈの信号が出力される
ことはない。しかしながら、第３図（Ｂ）のＰエリアに
示すようにクリア信号（ＣＯＮＴＲＯＬ）が時間間隔Ｔ
Ｉを過ぎても入力されない場合は、第３図（Ｃ）のＱエ
リアに示すようにフリップフロップ１６の出力信号（Ｏ
ＵＴ）は論理Ｈに反転する。
第３図（Ｄ）は、ファミコン１に内蔵されたマイクロコ
ンピュータＣＰＵからの固有コード読出要求信号（ＯＥ
）のタイムチャートである。また、第３図（Ｅ）は、サ
ブカセット２の内蔵ＲＯＭから固有コードを読出し可能
にさせ、その固有コードをメインカセット３を介してフ
ァミコン１に内蔵されたマイクロコンピュータＣＰＵに
伝送させるための２人力オアゲート１８の出力信号（Ｒ
ＯＭＯＥ）のタイムチャートである。
ンピュータＣＰＵからの固有コード読出要求信号（ＯＥ
）のタイムチャートである。また、第３図（Ｅ）は、サ
ブカセット２の内蔵ＲＯＭから固有コードを読出し可能
にさせ、その固有コードをメインカセット３を介してフ
ァミコン１に内蔵されたマイクロコンピュータＣＰＵに
伝送させるための２人力オアゲート１８の出力信号（Ｒ
ＯＭＯＥ）のタイムチャートである。
第３図（Ｃ）、第３図（Ｄ）、第３図（Ｅ）に示すよう
に、第３図（Ｃ）のＱエリアに相当するタイミング、即
ちフリップフロップ１６の出力信号（ＯＬＪＴ）が論理
Ｈの状態のときに、ファミコンｌに内蔵されたマイクロ
コンピュータＣＰＵから固有コード読出要求信号（ＯＥ
）が出力（Ｒ４）されても、２人力オアゲート１８の出
力信号（ＲＯＭＯＥ）は論理りにならない。即ち、２人
力オアゲート１８はサブカセット２の内蔵ＲＯＭに対し
て固有コードの読出しをさせないようにする。
に、第３図（Ｃ）のＱエリアに相当するタイミング、即
ちフリップフロップ１６の出力信号（ＯＬＪＴ）が論理
Ｈの状態のときに、ファミコンｌに内蔵されたマイクロ
コンピュータＣＰＵから固有コード読出要求信号（ＯＥ
）が出力（Ｒ４）されても、２人力オアゲート１８の出
力信号（ＲＯＭＯＥ）は論理りにならない。即ち、２人
力オアゲート１８はサブカセット２の内蔵ＲＯＭに対し
て固有コードの読出しをさせないようにする。
一方、フリップフロップ１６の出力信号（ＯＵＴ）が論
理りの状態のときは、マイクロコンピュータＣＰＵから
プログラム読出要求信号（ＯＥ）が出力（Ｒ１，Ｒ２，
Ｒ３，Ｒ５）されると、２人力オアゲート１８の出力信
号（ＲＯＭ ＯＥ）が８１．８２．８３．Ｓ４におい
て論理りになるため、８１．Ｓ２．Ｓ３．８４それぞれ
のタイミングにおいて、サブカセット２の内蔵ＲＯＭの
固有コードの読出しを可能にさせる。
理りの状態のときは、マイクロコンピュータＣＰＵから
プログラム読出要求信号（ＯＥ）が出力（Ｒ１，Ｒ２，
Ｒ３，Ｒ５）されると、２人力オアゲート１８の出力信
号（ＲＯＭ ＯＥ）が８１．８２．８３．Ｓ４におい
て論理りになるため、８１．Ｓ２．Ｓ３．８４それぞれ
のタイミングにおいて、サブカセット２の内蔵ＲＯＭの
固有コードの読出しを可能にさせる。
次に、前記マイクロコンピュータＣＰＵと前記判別回路
との交信によるカセット判別制御を、第４図に示したフ
ローチャートを参照しながら説明する。
との交信によるカセット判別制御を、第４図に示したフ
ローチャートを参照しながら説明する。
判別されるカセットとしてサブカセット２をメインカセ
ット３に挿着した状態でメインカセット３をファミコン
１にセットする。そのあと、ファミコンｌの電源をオン
し、マイクロコンピュータＣＰＵをイニシャライズした
状態でステップＳ１に示すように、マイクロコンピュー
タＣＰＵから判別回路（プロテクトＩＣ）に対して前記
クリア信号を送る。ステップＳ２において、サブカセッ
ト２内蔵のＲＯＭの固有コード（確認コード）を読み出
すための要求信号（ＯＥ）を出力する。ステップＳ３に
おいて固有コードが読み出されたか否かを判断し、所定
時間を経過しても固有コードが読み出されない場合には
、ステップＳ４に示すようにサブカセット２が接続され
ていないと判定する。一方、固有コードが読み出された
場合には、ステップＳ５において、そのコードがそのカ
セットのゲームに適合しているか否かを判断する。ステ
ップＳ５において固有コードがそのゲーム内容に適合し
ていないと判断した場合には、ステップＳ６に示すよう
にサブカセット２の使用を不可とする。一方、固有コー
ドがそのゲームに適合していると判断した場合には、ス
テップＳ７においてマイクロコンピュータＣＰＵのタイ
ムカウンタをゼロにセットする。次のステップＳ８にお
いて、判別回路（プロテクトＩＣ）に対して前記クリア
信号を送る。そのあと、ステップＳ９において、前記固
有コード（確認コード、）を読み出すための要求信号（
ＯＥ）を出力する。ステップ８１０において、固有コー
ドが入力されたか否かをチエツクする。そのチエツクの
結果、固有コードが入力された場合には、ステップ８１
１において、前記クリア信号を出力してからの時間をチ
エツクする。
ット３に挿着した状態でメインカセット３をファミコン
１にセットする。そのあと、ファミコンｌの電源をオン
し、マイクロコンピュータＣＰＵをイニシャライズした
状態でステップＳ１に示すように、マイクロコンピュー
タＣＰＵから判別回路（プロテクトＩＣ）に対して前記
クリア信号を送る。ステップＳ２において、サブカセッ
ト２内蔵のＲＯＭの固有コード（確認コード）を読み出
すための要求信号（ＯＥ）を出力する。ステップＳ３に
おいて固有コードが読み出されたか否かを判断し、所定
時間を経過しても固有コードが読み出されない場合には
、ステップＳ４に示すようにサブカセット２が接続され
ていないと判定する。一方、固有コードが読み出された
場合には、ステップＳ５において、そのコードがそのカ
セットのゲームに適合しているか否かを判断する。ステ
ップＳ５において固有コードがそのゲーム内容に適合し
ていないと判断した場合には、ステップＳ６に示すよう
にサブカセット２の使用を不可とする。一方、固有コー
ドがそのゲームに適合していると判断した場合には、ス
テップＳ７においてマイクロコンピュータＣＰＵのタイ
ムカウンタをゼロにセットする。次のステップＳ８にお
いて、判別回路（プロテクトＩＣ）に対して前記クリア
信号を送る。そのあと、ステップＳ９において、前記固
有コード（確認コード、）を読み出すための要求信号（
ＯＥ）を出力する。ステップ８１０において、固有コー
ドが入力されたか否かをチエツクする。そのチエツクの
結果、固有コードが入力された場合には、ステップ８１
１において、前記クリア信号を出力してからの時間をチ
エツクする。
そして所定時間通りに固有コードが入力された場合には
、ファミコン１に挿着されたカセット（メインカセット
３とサブカセット２）が適正なものであると判断してス
テップ８１２に示すようにそのカセットによるゲームを
進行させる。
、ファミコン１に挿着されたカセット（メインカセット
３とサブカセット２）が適正なものであると判断してス
テップ８１２に示すようにそのカセットによるゲームを
進行させる。
一方、ステップ８１０のチエツクの結果、固有コードが
入力されない場合には、ステップ８１３に示すようにタ
イムカウンタのカウント値を＋１したあと、ステップＳ
１４においてタイムカウンタのカウント値がタイムリミ
ツトに達しているか否かを判断する。その判断の結果、
まだタイムリミツトに達していない場合にはステップＳ
９に戻る一方、タイムリミツトに達したかそれを超えた
場合には、ステップ８１５に示すようにファミコンｌに
挿着されたカセットが適正でなく、例えばコピーされた
カセットであると判断してファミコンｌの表示部にエラ
ーメツセージを表示するとともに、そのカセットの使用
を電気的に禁止する。
入力されない場合には、ステップ８１３に示すようにタ
イムカウンタのカウント値を＋１したあと、ステップＳ
１４においてタイムカウンタのカウント値がタイムリミ
ツトに達しているか否かを判断する。その判断の結果、
まだタイムリミツトに達していない場合にはステップＳ
９に戻る一方、タイムリミツトに達したかそれを超えた
場合には、ステップ８１５に示すようにファミコンｌに
挿着されたカセットが適正でなく、例えばコピーされた
カセットであると判断してファミコンｌの表示部にエラ
ーメツセージを表示するとともに、そのカセットの使用
を電気的に禁止する。
（発明の効果）
以上のように本発明によれば、制御回路からクリア信号
が出力された時からの時間をカウントし、所定のカウン
ト時間にカセットの固有のコードが入力されたときは、
電子装置の本体部に装置されたカセットが適正なカセッ
トと判別する一方、上記所定のカウント時間に達する前
に固有のコードが入力されたとき、あるいは所定のカウ
ント時間を超えても固有のコードが入力されない場合は
、上記カセットが適正なカセットではないと判別できる
ようにしたため、適正なカセットのみが使用可能になり
、コピー等により作製された不適正なカセットを電気的
に使用できないようにすることができる。そのため、そ
のカセットのオリジナルメーカーが損失を受けるという
ことを防止することができるという効果がある。
が出力された時からの時間をカウントし、所定のカウン
ト時間にカセットの固有のコードが入力されたときは、
電子装置の本体部に装置されたカセットが適正なカセッ
トと判別する一方、上記所定のカウント時間に達する前
に固有のコードが入力されたとき、あるいは所定のカウ
ント時間を超えても固有のコードが入力されない場合は
、上記カセットが適正なカセットではないと判別できる
ようにしたため、適正なカセットのみが使用可能になり
、コピー等により作製された不適正なカセットを電気的
に使用できないようにすることができる。そのため、そ
のカセットのオリジナルメーカーが損失を受けるという
ことを防止することができるという効果がある。
図面は実施例に係り、第１図はファミコンに対するメイ
ンカセットとサブカセットの差し込み状態を示した斜視
図、第２図は判別回路の回路図、第３図は判別回路のタ
イミングチャートを示した波形図、第４図はカセット判
別制御フローチャート図である。 ｌ ：ファミコン ＩＡ：ファミコン本体 ２：サブカセット ３ ：メインカセット ４ ：カセット挿入口 １１．１２，１３，１４，１５，１６ ：フリップフ
ロップ１７：ノツトゲート １８ニオアゲート
ンカセットとサブカセットの差し込み状態を示した斜視
図、第２図は判別回路の回路図、第３図は判別回路のタ
イミングチャートを示した波形図、第４図はカセット判
別制御フローチャート図である。 ｌ ：ファミコン ＩＡ：ファミコン本体 ２：サブカセット ３ ：メインカセット ４ ：カセット挿入口 １１．１２，１３，１４，１５，１６ ：フリップフ
ロップ１７：ノツトゲート １８ニオアゲート
Claims (1)
- 電子装置の本体部に装着された状態で、電子装置に内蔵
された制御回路によって読み出される各種のデータ、プ
ログラム、及び固有のコード等を記憶したメモリを有す
るカセットが適正なカセットであるか否かを判別し、適
正なカセットでないと判別した場合には、そのカセット
を電気的に使用禁止状態にするカセット判別装置であっ
て、所定周波数のクロック信号を入力してカウントし、
所定のカウント値に達したときにタイムリミット信号を
出力するタイマ回路と、外部からのクリア信号を入力す
る毎に前記タイマ回路のカウント値をクリアするタイム
カウントクリア回路と、前記タイムリミット信号が出力
されていない状態において前記制御回路からの読出要求
信号を入力したときには前記固有のコードを出力する出
力回路と、前記クリア信号を前記制御回路のカセット判
別プログラムに従った時間間隔で出力するクリア信号出
力手段と、前記クリア信号が出力された時から時間をカ
ウントし、所定のカウント時間に前記出力回路からの前
記固有のコードが入力されたときには、前記本体部に装
着されたカセットが適正なカセットと判別する一方、上
記所定のカウント時間に達する前に前記固有のコードが
入力されたとき、あるいは所定のカウント時間を越えて
も前記固有のコードが入力されない場合は前記カセット
が適正なカセットではないと判別するカセット判別手段
とを備えたことを特徴とする電子装置におけるカセット
判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176913A JPH0470939A (ja) | 1990-07-04 | 1990-07-04 | 電子装置におけるカセット判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2176913A JPH0470939A (ja) | 1990-07-04 | 1990-07-04 | 電子装置におけるカセット判別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0470939A true JPH0470939A (ja) | 1992-03-05 |
Family
ID=16021952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2176913A Pending JPH0470939A (ja) | 1990-07-04 | 1990-07-04 | 電子装置におけるカセット判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0470939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09201476A (ja) * | 1996-01-25 | 1997-08-05 | Bandai Co Ltd | 電子ゲーム機のゲームカセットシステム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101349A (ja) * | 1981-11-25 | 1983-06-16 | ザ・マグナボツクス・コンパニ− | プログラム・メモリ識別方法及びデ−タ処理システム |
-
1990
- 1990-07-04 JP JP2176913A patent/JPH0470939A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58101349A (ja) * | 1981-11-25 | 1983-06-16 | ザ・マグナボツクス・コンパニ− | プログラム・メモリ識別方法及びデ−タ処理システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09201476A (ja) * | 1996-01-25 | 1997-08-05 | Bandai Co Ltd | 電子ゲーム機のゲームカセットシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5070479A (en) | External memory having an authenticating processor and method of operating same | |
| US4908038A (en) | High-security integrated-circuit card | |
| HK1005196B (en) | System for determining the authenticity of software in an information processing apparatus | |
| EP0215464B1 (en) | Semiconductor integrated circuit device | |
| US4870401A (en) | Electronic key locking circuitry | |
| WO2003081400A2 (en) | Integrated circuit security and method therefor | |
| US4943804A (en) | Electronic key locking circuitry | |
| EP0468535A2 (en) | Microcomputer having ROM data protection function | |
| JPH0470939A (ja) | 電子装置におけるカセット判別装置 | |
| JPH01287636A (ja) | フィルム感度読取端子より情報入出力を行うカメラ | |
| US20010014623A1 (en) | Recording medium and information processing device for managing read-in information | |
| JP2005080932A (ja) | 遊技制御ユニット、補助遊技制御ユニット及び遊技機 | |
| US7058980B1 (en) | Device and method for protecting memory data against illicit access | |
| JPH0721783B2 (ja) | メモリコピー防止回路付カセット | |
| JPH0527891B2 (ja) | ||
| JPH0760412B2 (ja) | 真偽判別素子、およびそれを用いた外部記憶装置 | |
| JP3501131B2 (ja) | 制御装置 | |
| JP2501587B2 (ja) | Ｉｃカ−ド | |
| GB2129586A (en) | Improvements in or relating to memory systems | |
| JPH1015201A (ja) | 遊技制御装置 | |
| JP3618782B2 (ja) | 拡張ボード判定装置及び拡張ボード判定方法 | |
| KR200171853Y1 (ko) | 전자오락기용 카드인식장치 | |
| JPS62174893A (ja) | 識別カ−ドの不正アクセス防止方式 | |
| JPH1021180A (ja) | コンピュータシステム | |
| JPH08153043A (ja) | マイクロコンピュータの機密保持装置 |