JPS6289331A - 微細パタ−ンの加工方法 - Google Patents

微細パタ−ンの加工方法

Info

Publication number
JPS6289331A
JPS6289331A JP60230356A JP23035685A JPS6289331A JP S6289331 A JPS6289331 A JP S6289331A JP 60230356 A JP60230356 A JP 60230356A JP 23035685 A JP23035685 A JP 23035685A JP S6289331 A JPS6289331 A JP S6289331A
Authority
JP
Japan
Prior art keywords
film
pattern
regions
etched
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60230356A
Other languages
English (en)
Other versions
JPH0471334B2 (ja
Inventor
Isahiro Hasegawa
功宏 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60230356A priority Critical patent/JPS6289331A/ja
Priority to EP86114222A priority patent/EP0219100A3/en
Priority to KR1019860008630A priority patent/KR900002085B1/ko
Publication of JPS6289331A publication Critical patent/JPS6289331A/ja
Publication of JPH0471334B2 publication Critical patent/JPH0471334B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/694—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks or redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野〕 本発明は微細パターンの加工方法に関し、特にパターン
領域間の領域が広い場合の被エツチング膜のパターニン
グに用いられるものである。
〔発明の技術的背景とその問題点〕
周知の如く、半導体製造工程においては、シリコン酸化
膜やへρ膜等のエツチングに際し反応性イオンエツチン
グ（ＲＩＥ）技術が用いられている。
第５図は、ＲＩＥのメカニズムを被エツチング膜として
のシリコン酸化１！Ｉ　（Ｓ　ｉ　０２膜）を例にとっ
て模式的に示す図である。なお、図中の１はシリコン基
板、２はこの基板１上に形成された５ｉ０２膜、３はレ
ジストを示す。図において、プラズマ中で生成されたフ
ッ素イオン（Ｆ”）４が電場で加速され、ＳｉＯ２膜２
の表面に垂直に衝突して反応が起り、揮発性物質（Ｓ　
ｉｘ　Ｆｙ　）５を生成して除去されていく。このよう
に被エツチング膜がＳ　Ｉ　０２膜の場合は、エツチン
グは方向性を持ったイオンが」ヨ体どなって進んＣい＜
　１＝め、異方性となる。
第６図は、ＲＩ　Ｅのメカニズムを被１ツチング膜とし
てのＡｆｆ−３ｉ（１％）膜を例にとって模式的に示１
図である。４Ｔお、図中の６はＳｉＯ２躾２上に形成さ
れ／ｊＡｊｌ−８ｉ膜、７１．［ＩＩで時にこのへρ−
３ｉ膜６の側壁に形成された保護膜である。同図におい
Ｕ’！！、Ａｇ　Ｓ１＠の物質は非常に化学的に活性な
物！ｊであるｒ、：め、反応ヂ［ンバー内に生成され／
、：電気的に中ＦＩな塩素ラジカルによってもエツチン
グが進む。ぞの！こめ、前述した３ｉ０２膜の場合と責
なり、本質的に］−ツブングに方１６］性を持たない。
　　・ そこで、異方性Ｊツチングを達成する／、：めには、こ
の中性ラジカルに」、る横方向の二ｉ−ツチング（アン
ダーカット）を抑制しなければなら４【い。通常、この
抑制は、フォト（ノジスト専の有機物質の分解物がＡｆ
ｆ　　５ｉｌｌ側壁に付Ｗづ−ることにＪ、り行われて
いる。即ら、　Ａｆｆ　−８ｉ等のＲＩ　Ｅにａ３い−
（異方性を達成するためには、フォ］・レジスｔ−１よ
不可欠なものどなる。そして、このフーＡｌ〜レジスト
はある程度の量以−Ｆ存在しなければ、側壁保護効果が
少なく、アンダーカットを生じる。例えば、半導体集積
回路のへａ−８１配線をバターニングクるレジストの面
積がシリ」ン基板面積の３０％ｊズ下の場合、分解物の
供給であるレジス［−の量が少なく、側壁保護効果が弱
い。従って、横歩行の］−ツヂングも進み、７７ンダー
カツトを生じて断線現象をも生じる。ここで、この現象
を走査型電子顕微鏡（Ｘ２３０００倍）で撮影しその写
真を模式的に示すと、第７図及び第８図に示すようにな
る。第７図は１ノジスト面積が基板全体の面積に対して
５０％の場合、第８図は２０％の場合を夫々示す−９こ
れらの図より、レジスト面積比が小さくなるに従い、ア
ンダーカット８が生じることが明らかである。
〔発明の目的） 本発明は［記事情に鑑みてなされたもので、アンダーカ
ッ１への発生を抑制して断線を防止しえる微細パターン
の加工方法を提供することを目的とする。
〔発明の概要〕
本発明は、有機物ｗ、、ｉりなるマスク材をパターン領
域の加工方法において、マスク材をパターン領域間の被
エツチング膜りにもｆｌ’ｌ　＆Ｆパター＝ン領域ど離
間して設けることにより、パターン領域間か広い場合の
被エツチング膜のアンダーカットを回避し、もって被エ
ツチングの細り、断線の防１トを図ったことを骨子とす
る。即ち、本発明は、ＲＩＦによるエツチング時に発生
するマスク材の分解物を利用して側壁保護効果を侍よう
とするものであるが、パターン領域間が広い場合（マス
ク材面積が基板全体の面積の１／２以下）はこの効果が
十分得られない。そこで、こうした場合、マスク材をパ
ターン領域の被１１ツチング躾上のみならず、パターン
領域間の被１ツチング膜十にも前記パターン領域と離間
して−に記効采を十分に得ようとしたものである。なお
、パターン領域間が狭い場合は、マスク材をこの領域に
あえて設ける必要がないが、設けても特に差支えがない
。
５一 本発明にＪｌいて、被１ツチング膜ど（）では、八！、
Ａ　ｙ−ｓ　＋等のへａ合金膜、ＭＯｌＴｉ、Ｗ等の高
融点金属膜、前記高融点金属の合金膜、リン（Ｐ）、ボ
［ｌン（Ｂ）、ヒ素（Ａｓ）等の不純物をドープした多
結晶シリコン膜などが挙げられる。
本発明において、有機物質よりなるマスク材どしては例
えばフＡトレジス１へが挙げられる。
（発明の実施例〕 以下、本発明の一実施例を第１図（ａ）〜（Ｃ）及び第
２図を参照して説明する。
まず、例えばＮ型のシリコン基板１１上に５ｉ０２膜１
２を介して被エツチング膜どしてのＡｇ−５を膜１３を
形成した。つづいて、全面に７４トレジス１−（図示せ
ず）を形成した後パターニングし、このＡｇ−８ｉ膜１
３上のパターン領域１４、及びこのパターン領域１４間
の領１ＪｉＩ！（以下、タミー領域ど呼ぶ）１５のＡＸ
−Ｓ　＋膜１３−Ｌに夫々マスク材としてのレジストパ
ターン１６を形成した（第１図（ａ）図示）。次いで、
この−〇− レジメ１−パターン１６をマスクとして前記ＡＣ−３ｉ
膜１３を平行平板型反応性イオンエツチング装置を用い
て異７ｊ竹■ツブングし、パターン領域１４にはΔｆｆ
　、、、、−Ｓ　ｌからなる配線１７を、ダミー領域１
５には同材料からなるパターン１８を配線１７と離間し
て形成しＩこ（ｗ４１図（Ｌ））及び第２図図示）。こ
こで、第２図は第１図（ｂ）の平面図である。第１図（
し））においで、ＲＩ　Ｅによるエツチング時には、パ
ターン領域１７１のレジストパターン１６のみならず、
ダミー領域１５のレジストパターン１６の有機物質が分
解して配線１７の側壁に十分な保ｙＩ膜１９が形成され
た。なお、レジスｉ・パターン１６は第３図のように設
けてもよい。しかる後、前記レジストパターン１６を剥
離し、半導体装置の製造−ｈ−汚を製造したく第１図（
Ｃ）図示〉。
本発明によれば、パター、−ン領域１４のみならず、ダ
ミー領ＩＩ！１１１５のＡＣ−８１躾１３−１にもレジ
ストパターン１６を形成して［くＩ［によるエツチング
を行なう／ｊめ、１ツヂング時にパタ−ン領域のレジス
トパターン′１６のみならずダミー領域１５の１ノジス
トパターン１６の有機物質も分解し、パターン領域１４
の配線１７の側壁に十分な保護膜１９が形成される。従
って、配線１７のアンダーカッ］〜を回避でき、配線１
７の細りゃ断線を防止できる。
事実、本発明及び従来法を用いてＡＣ−８ｉからなる配
線の通電率を調べたところ、第９図に示す通りであった
。同図により、従来の場合は配線のエツチング時にアン
ダーカッ１−が生じ、断線が起るため、その通電率は５
０％である。これに対し、本発明の場合通電率は１００
％であった。従って、本発明の場合アンダーカットが生
じなかったものとみなすことができる。また、本発明と
従来法に」：すＡ　ｇ　−、−Ｓ　ｌからなる配線に連
続通電テストを行ない、１０００時間中での断線率を試
験Ｅノたどころ、第１０図に示す通りとなった。同図に
より、従来の場合は断線率は５％であったのに対（）、
本発明の場合Ｏ％であり、本発明が従来と比べ優れてい
ることが確ルΣできた。
なお、上記実施例では、ダミーｍＩ！ｉをパターン領域
間にｉＱは、かかるダミー領域間にマスク材を設けてエ
ツチングを行なった場合について述べたが、これに限定
されない。例えば、第４図に示１如くウェハ状の半導体
チップ２１．２１間のダイシングライン領域にマスク材
２２を設けてＲＩ　Ｅによるエツチングを行なってもよ
い。この方法によれば、エツチング時にマスク材から有
機物質が分解して半導体チップ２１に存在する配線の側
壁に十分な保護膜が形成され、アンダーカットを抑制で
きる。また、本発明はレーザーディスクやシートコイル
の形成時にも同様に適用できる。
更に、上記実施例では、シリコン基板上に８１０２腋を
介して設けたＡ　ｆｆｉ　−、−Ｓ　＋膜をＲＩ　Ｅで
１ツヂングでる場合に付いて述べたが、これに限らない
。例えば、基板を直接エツチングする場合などでも同様
に適用できる。
〔発明の効果〕
以上詳述した如く本発明によれば、被エツチング膜のア
ンダーカットを抑制して被エツチング膜を提供できる。
【図面の簡単な説明】
第２図は第１図（ｂ）の平面図、第３図は第２図とは異
なるレジストパターン配置例を示す平面図、第４図は本
発明の他の実施例ＪＰｊＭ！Ｗ　　　　３の 方法の説明図、第５図及び第６図は夫々ＲｒＥのメカニ
ズムを説明するための断面図、第７図及び第８図は夫々
ＲＩＥによりエツチングした後の半導体装置を走査型電
子顕微鏡で撮影した写真の模式図、第９図は従来及び本
発明による通電率特性図、第１０図は従来及び本発明に
よる断線率特性図である。 １１・・・Ｎ型のシリコン基板、１２・・・ｓ　＋　０
２　ｌＩ。 １３・・・Ａｎ−８＋からなる配線、１４・・・パター
ン領域、１５・・・ダミー領域、１６．２２・・・レジ
ストパターン、１７・・・配線、１８・・・パターン、
１９・・・保護膜、２１・・・半導体チップ。 包Ｉ　０　が７ 第１図 未　ｔｊ　　凶 第４図 第５図　　　　　　　第６図 （０ム） Ｌ 第９図 （０ん 徨 ４′５　　　　口

Claims (3)

    【特許請求の範囲】
  1. （１）半導体基板上に直接又は被膜を介して設けられた
    被エッチング膜を有機物質よりなるマスク材を用いて反
    応性イオンエッチングにより選択的にエッチング除去す
    る微細パターンの加工方法において、マスク材をパター
    ン領域の被エッチング膜上のみならず、パターン領域間
    の被エッチング膜上にも前記パターン領域と離間して設
    けたことを特徴とする微細パターンの加工方法。
  2. （２）被エッチング膜が、Ａｌ膜、Ａｌ合金膜、高融点
    金属膜、高融点金属の合金膜もしくは不純物ドープ多結
    晶シリコン膜であることを特徴とする特許請求の範囲第
    １項記載の微細パターンの加工方法。
  3. （３）有機物質よりなるマスク材がフォトレジストであ
    ることを特徴とする特許請求の範囲第１項記載の微細パ
    ターンの加工方法。
JP60230356A 1985-10-16 1985-10-16 微細パタ−ンの加工方法 Granted JPS6289331A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60230356A JPS6289331A (ja) 1985-10-16 1985-10-16 微細パタ−ンの加工方法
EP86114222A EP0219100A3 (en) 1985-10-16 1986-10-14 Method of forming a fine pattern
KR1019860008630A KR900002085B1 (ko) 1985-10-16 1986-10-15 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60230356A JPS6289331A (ja) 1985-10-16 1985-10-16 微細パタ−ンの加工方法

Publications (2)

Publication Number Publication Date
JPS6289331A true JPS6289331A (ja) 1987-04-23
JPH0471334B2 JPH0471334B2 (ja) 1992-11-13

Family

ID=16906577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60230356A Granted JPS6289331A (ja) 1985-10-16 1985-10-16 微細パタ−ンの加工方法

Country Status (3)

Country Link
EP (1) EP0219100A3 (ja)
JP (1) JPS6289331A (ja)
KR (1) KR900002085B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497046A (ja) * 1990-08-15 1992-03-30 Kajima Corp 耐震壁の構築方法
JPH0669214A (ja) * 1991-03-01 1994-03-11 Nec Corp 半導体装置
JP2006049425A (ja) * 2004-08-02 2006-02-16 Nec Kagoshima Ltd 積層金属膜のパターン構造及びパターン形成方法並びに該積層金属配線を備える液晶表示装置又は半導体装置
JP2013201168A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 被ダイシング材料、レジスト層形成装置
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701032A (nl) * 1987-05-01 1988-12-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met interconnecties die zowel boven een halfgeleidergebied als boven een daaraan grenzend isolatiegebied liggen.
FR2634322A1 (fr) * 1988-07-13 1990-01-19 Thomson Csf Module semi-conducteur actif hybride obtenu par reconfiguration physique de pastilles, interconnectees par films minces, et procede de fabrication correspondant
FR2681958A1 (fr) * 1991-10-01 1993-04-02 France Telecom Dispositif comportant un modele configure par photogravure, notamment circuit electrique.
JPH07106327A (ja) * 1993-10-06 1995-04-21 Toshiba Corp 半導体装置及びその製造方法
US5589706A (en) * 1995-05-31 1996-12-31 International Business Machines Corp. Fuse link structures through the addition of dummy structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method
JPS59115541A (ja) * 1982-12-22 1984-07-04 Toshiba Corp 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372807A (en) * 1982-03-25 1983-02-08 Rca Corporation Plasma etching of aluminum
EP0229104A1 (en) * 1985-06-28 1987-07-22 AT&T Corp. Procedure for fabricating devices involving dry etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713180A (en) * 1980-06-25 1982-01-23 Fujitsu Ltd Etching method
JPS59115541A (ja) * 1982-12-22 1984-07-04 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497046A (ja) * 1990-08-15 1992-03-30 Kajima Corp 耐震壁の構築方法
JPH0669214A (ja) * 1991-03-01 1994-03-11 Nec Corp 半導体装置
JP2006049425A (ja) * 2004-08-02 2006-02-16 Nec Kagoshima Ltd 積層金属膜のパターン構造及びパターン形成方法並びに該積層金属配線を備える液晶表示装置又は半導体装置
JP2013201168A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 被ダイシング材料、レジスト層形成装置
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法

Also Published As

Publication number Publication date
KR900002085B1 (ko) 1990-03-31
EP0219100A3 (en) 1988-06-22
EP0219100A2 (en) 1987-04-22
KR870004495A (ko) 1987-05-09
JPH0471334B2 (ja) 1992-11-13

Similar Documents

Publication Publication Date Title
US5420063A (en) Method of producing a resistor in an integrated circuit
JPS63116430A (ja) マスク形成方法
US20080303141A1 (en) Method for etching a substrate and a device formed using the method
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS6289331A (ja) 微細パタ−ンの加工方法
KR100259352B1 (ko) 반도체 소자의 다층막 건식각 방법
US4915779A (en) Residue-free plasma etch of high temperature AlCu
US7737049B2 (en) Method for forming a structure on a substrate and device
US6727179B2 (en) Method for creating an integrated circuit stage wherein fine and large patterns coexist
JPS61185928A (ja) パタ−ン形成法
JP3585039B2 (ja) ホール形成方法
US20030082899A1 (en) Method of forming interconnects
JPH05343363A (ja) ドライエッチング方法
JP2624181B2 (ja) タングステンのパターン形成方法
JPH07106327A (ja) 半導体装置及びその製造方法
KR100259072B1 (ko) 금속게이트 형성방법
JPS6161423A (ja) ドライエツチング方法
JPS62222658A (ja) 導体配線の形成方法
JP3445141B2 (ja) アルミニウム合金配線の形成方法
JPH01243426A (ja) レジスト膜のエツチング方法
JPH04267337A (ja) 半導体装置の製法
JPH03276633A (ja) 半導体装置の製造方法
JPH1174252A (ja) 半導体装置および製造方法
JPH07201821A (ja) アルミ合金配線の形成方法
JPH0429316A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term