JPH0472396B2 - - Google Patents

Info

Publication number
JPH0472396B2
JPH0472396B2 JP61275510A JP27551086A JPH0472396B2 JP H0472396 B2 JPH0472396 B2 JP H0472396B2 JP 61275510 A JP61275510 A JP 61275510A JP 27551086 A JP27551086 A JP 27551086A JP H0472396 B2 JPH0472396 B2 JP H0472396B2
Authority
JP
Japan
Prior art keywords
copper
foil
photoresist
prepreg
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61275510A
Other languages
English (en)
Other versions
JPS62158393A (ja
Inventor
Beeru Deiiteru
Shuberuto Furiidoritsuhi
Haa Suteerinku Yurugen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62158393A publication Critical patent/JPS62158393A/ja
Publication of JPH0472396B2 publication Critical patent/JPH0472396B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 A 産業上の利用分野 この発明は、プリント回路の製造方法に関す
る。
B 従来の技術 現在の技術にしたがつて回路板を製造する場
合、導線を数枚の、いわゆる信号平面上に配置す
る。これらの信号平面は間挿されたプリプレグ
(prepreg)および必要数のパワ・プレーンと共
に、多層回路を形成する。次いで、多層回路の希
望の場所に孔を開け、内部配線との接続を穿孔さ
れた孔の銅めつきによつて確立する。配線密度が
高いため、多層回路の製造に使用する材料および
方法は、極めて厳しい要件を満たさなければなら
ない。
回路板の製造には基本的に、2つの手法、サブ
トラクテイブ法と、アデイテイブ法がある。原則
として、パワ・プレーンはこれまで、サブトラク
テイブ法によつて製造されていた。この方法の出
発原料は、ガラス繊維強化エポキシ樹脂フオイル
などの銅を積層した基板材料であり、この材料の
一方または両面には、たとえば厚さ35μmの銅フ
オイルが積層されている。以降の処理工程におい
て、これらの基板を数枚まとめ、スルーホールを
数値制御自動機器によつて穿孔する。孔にめつき
を施し、孔の壁部に化学的手段のみによつて、銅
の基層を付着させ、この基層を電気めつきによつ
て補強する。次の工程において、必要な導線を形
成しなければならない場所を除いて、銅を積層し
た基板の表面に、フオトレジスト・パターンをフ
オトリソグラフイによつて生成する。次いで、回
路板をエツチング・システムに送り、フオトレジ
ストで保護されていない領域の銅の層をエツチン
グで除去する。残留したフオトレジストを除去す
ると、プリント回路だけがエポキシ樹脂の絶縁層
上に残る。
サブトラクテイブ法には、比較的厚い銅の積層
板を設け、次いでこの積層板のほとんどをエツチ
ングによつて除去しなければならないという欠点
がある。サブトラクテイブ法でかなりのアンダカ
ツトが生じることも、導線の幅を制限するので、
100μm未満の導線幅をこの方法で製造することは
できない。
したがつて、多層回路の信号平面は現在、他の
手法、すなわちアデイテイブ法で製造されてい
る。時間がかかり、極めて複雑なアデイテイブ法
は、たとえば最大8個の湿式浴と、これらの間の
16個の浴で構成できるものであり、かつ第2A図
および第2B図左側のフローチヤートを参照して
以下で説明するもであつて、実施にあたつては、
2層銅フオイル(厚さ75μm)を基板複合体の両
面に施し、4層のプリプレグとする。次いで、約
70μmのキヤリヤ・フオイルを除去する。このよ
うに積層した構成要素の表面を、次いで研磨し、
清掃し、乾燥する。安定性を増すために、ネガテ
イブ・フオトレジストを施し、全面露光する。整
合孔をパンチ穿孔したのち、信号平面孔を穿孔
し、清掃する。次いで、穿孔した孔の壁部を、塩
化パラジウム−塩化第一スズで活性化し、前に施
したネガテイブ・フオトレジストを剥離する。構
成要素の表面をベンゾトリアゾールの結合剤で処
理し、ネガテイブ・フオトレジストでコーテイン
グし、これを希望する導線パターンにしたがつて
露光し、次いで現像する。この状態において、構
成要素を長寿命の銅浴に約20時間にわたつて、浸
漬する。浸漬中に、厚さ約5μmの銅フオイル上、
および孔の壁部上の、現像した導線チヤネル内
に、約40μmの厚さまで付着する。銅の付着後、
スズのコーテイングを銅導線に施す。フオトレジ
ストの剥離後、スズでコーテイングされていない
導線が存在していない領域にある銅フオイルをエ
ツチングする。次いで、スズの保護コーテイング
を除去する。製造工程は構成要素の検査および電
気的テストを行えば、完了である。
C 発明が解決しようとする問題点 上述のアデイテイブ法には、銅めつきの行われ
る孔の壁部を、パラジウムで活性化しなければな
らないという欠点がある。これを行わないと、銅
がエポキシ樹脂上に付着せず、活性化するために
使用するパラジウムが、当初活性化された領域に
保持され、その後作製される集積回路に欠陥をも
たらすことになるからである。フオトレジスト材
料は、アデイテイブ法で使用される超アルカリ性
めつき浴に対して抵抗を有するものでなければな
らない。一般に、これらの要件を満たすものは、
塩素化炭化水素などの有機溶剤に溶融可能で、し
かもこのような溶剤によつて現像され、剥離され
るフオトレジスト材料だけである。アデイテイブ
法によつて製造される導線は、スズの保護コーテ
イングを有していなければならないが、これは厚
さが5μmであるため、導線のない領域の銅フオイ
ルにエツチングを行うことが実用的でないからで
ある。
D 問題点を解決するための手段 この発明の目的は、現行の方法に比較して、実
施しやすく、しかも上述の欠点を排除した、プリ
ント回路の製造方法を提供することである。
この発明の方法においては、防食フオイルが合
成樹脂プリプレグの両面に積層され、スルーホー
ルが穿孔される。防食フオイルは次いで、エツチ
ングによつて除去され、層厚約80ないし500nmの
銅がマグネトロン強化高電力スパツタリングによ
つて、プリプレグの表面と孔の壁部に施される。
フオトレジストのチヤネルと孔との壁部上には、
銅が、スパツタされた銅に電気めつきを行うこと
によつて、付着させられる。フオトレジストを剥
離したのち、デイフアレンシヤル・エツチングに
よつて、スパツタされた銅が導線を含んでいない
プリプレグの領域から除去される。この発明の方
法によれば、スパツタされた銅によつてめつきさ
れる回路板の表面の活性化は、銅をめつきする工
程と組み合わされている。酸性めつき浴を使用す
る場合、現在の方法で使用されている塩素化炭化
水素よりも、環境に対して有害度の低い水性アル
カリ性溶液中で、フオトレジスト材料を現像し、
剥離することができる。
この発明の方法は、銅フオイルを必要とするも
のである。この銅フオイルはエポキシ樹脂表面を
粗くするものであり、同時に積層作業中に、分離
フオイルとして使用できるものである。孔の穿孔
後、このフオイルは周知のエツチング媒体によつ
て除去される。このようにして調製されたエポキ
シ樹脂表面は、乾式法、すなわち薄い銅の層をス
パツタすることによつて活性化されるので、エポ
キシ樹脂表面および孔の壁部を活性化するのに必
要な湿式法は排除される。導線が酸性浴を使用し
た電気めつきによつて作製されるので、水性アル
カリ性媒体に溶融可能で、かつこの媒体中で現像
できるフオトレジスト材料を用いることも可能で
ある。それ故、環境に対して極めて有害である塩
素化炭化水素も、排除できる。さらに、電気めつ
きは無電解銅めつきよりも、約10−20倍の早さで
ある。実際には、めつき浴は錯化剤を含んでいな
いので、使用が容易である。フオトレジストの剥
離後、スパツタされた極めて薄い銅の層を、デイ
フアレンシヤル・エツチングによつ除去すること
もできるので、導線に対するスズの保護コーテイ
ングは必須のものではなくなる。
E 実施例 第1A図ないし第1G図を参照し、かつフロー
チヤートを参照して、この発明を以下で詳細に説
明する。
この発明によれば、従来のアデイテイブ法にお
いて積層銅フオイルの適切に調製された表面に積
層されていたフオトレジスト・フオイルが、エポ
キシ樹脂積層板の表面に積層される。このエポキ
シ樹脂積層板の表面からは防食用銅フオイルが予
め除去されており、かつこの表面には銅がスパツ
タされている。このことはフオトレジスト・フオ
イルと銅をスパツタしたエポキシ樹脂表面との間
にすぐれた密着性を確実にもたらすものである
が、これは積層作業中に、フオトレジスト・フオ
イルが粗面化された基板表面の細孔に押し込ま
れ、銅のスパツタされたエポキシ樹脂基板と一体
的な構造を形成するからである。アルカリ性水溶
液中で現像できるネガテイブ・フオトレジスト・
フオイルを、レジスト材料として使用することも
できる。露光現像後、フオトレジストのチヤネル
中のスパツタされた銅、すなわち導線の領域、お
よび孔の壁部に沿つた領域に、銅を電気めつきに
よつて付着させる。この工程中、材料を電解浴に
入れたのち、銅は希望する層厚まで成長する。信
号平面を完成させるため、フオトレジストを剥離
し、スパツタした銅を露出した領域から、デイフ
アレンシヤル・エツチングによつて除去する。他
の処理工程は省略する。
ヨーロツパ特許願第127691号はプリント回路の
製造方法に関するものであり、この方法は銅の防
食フオイルを合成樹脂のプリプレグの両面に積層
し、スルーホールを穿孔し、その後防食フオイル
をエツチングによつて除去し、エツチングによつ
て粗面化されたプリプレグの両面に、ネガテイ
ブ・フオトレジスト・フオイルを直接積層するも
のである。導線パターンをネガテイブ・フオトレ
ジスト・フオイルに生成したのち、フオトレジス
ト表面、導線を画定するフオトレジスト・チヤネ
ルの表面、および穿孔された孔の表面に、銅を陰
極スパツタする。フオトレジストの表面にスパツ
タされた銅を、スクラビングによつて除去する。
次いで、無電解めつき浴中で、フオトレジスト・
チヤネルおよび穿孔した孔にスパツタした銅の上
に、銅をアデイテイブ法によつて成長させる。こ
の場合、連続した導電性接続を除去するのである
から、電気めつきを行うことはできない。この発
明による方法がこの従来技術の方法と異なるの
は、防食フオイルをエツチングによつて除去した
のち、まずプリプレグおよび信号平面の孔の表面
に、銅をブランケツト・スパツタする点である。
次いで、フオトレジスト・マスクをプリプレグの
表面に生成する。銅を電気めつきによつて付着さ
せたのち、レジストを剥離し、露出した表面か
ら、スパツタされた銅をデイフアレンシヤル・エ
ツチングによつて除去する。
電気めつきによつて銅を付着させるのには、さ
まざまな従来技術の方法がある。たとえば、ドイ
ツ特許第1496984号はプリント回路の製造方法に
関するものであつて、接着層を粗面化され積層さ
れていない絶縁基板に付着させ、前記接着層をス
ズおよびパラジウムによつて活性化し、かつ無電
解化学めつき工程で0.5μm以下の銅の基層を、基
板スルーホールがある場合にはこのスルーホール
を含めた全表面に施すことによつて、金属コーテ
イングを形成するものである。次いで、銅の基層
を電気めつきによつて約1ないし2μmまで補強す
る。コーテイングを施したのち、コーテイングを
除去し、銅めつきの希望しない部分をエツチング
する周知の方法を用いて、めつきをさらに行うこ
とによつて、コーテイングされていない構成要素
を補強する。はんだ付けパツドを含んだ孔の領域
を、電気めつきによつて補強する方法も、ドイツ
公開特許第1924775号に記載されている。両面に
薄い銅フオイルが施された薄い銅の積層体と、機
械的に剥離される保護フオイルとからなり、孔を
穿孔したのち、孔の壁部を銅で、無電解電気めつ
きし、次いで保護フオイルを剥離し、電着コーテ
イングを用いた選択的銅めつきによつて、希望す
る導線構成および孔の壁部を補強し、最後に、薄
い銅フオイルの未補強の領域をエツチングによつ
て除去する。スルーホールを有するプリント回路
の製造方法が、ドイツ公開特許第2515706号に記
載されている。
しかしながら、両特許文献も上述の特許明細書
も、この発明による方法のように、回路板および
穿孔の壁部をパラジウム−第一塩化スズ溶液で活
性化するのではなく、これに乾式法で銅をスパツ
タし、その後酸性電解浴を使用して、電気めつき
によつて、導線領域および孔の壁部に銅を付着さ
せるという、回路板の製造方法を記載していな
い。この発明の方法によれば、導線の幅と間隔が
100μm以下で、導線の高さと幅の比が約1:3で
ある回路板を製造することが可能となる。この発
明の方法によつて製造された回路板は、散逸を受
けない。活性化のための乾式法を、導線の領域お
よび孔の壁部に銅を付着させるための電気めつき
工程と組み合わせた、この発明の方法は特殊な用
途に特に適するものである。銅めつきが酸性浴中
で常に影響を受けるものであるから、水性アルカ
リ性媒体中で溶解可能であり、かつ剥離可能なフ
オトレジストを使用してもかまわない。その結
果、この方法は環境汚染を引き起こすことが、特
に少ないものである。現像浴を再処理する場合、
レジストが凝集し、浴の残留アルカリ度が中和さ
れるので、現像中に排気の問題はない。
例 第1A図および右側のフローチヤート(第2A
図および第2B図)によれば、エポキシ樹脂ベー
ス上の緑色に着色された4枚のプリプレグ1が、
銅のいわゆる防食フオイル2に約190℃で積層さ
れる。プリプレグの緑色の染料は、光学的検査を
容易とするものである。使用した1/2または1オ
ンスの防食フオイルは、それぞれ厚さ0.0175およ
び0.035mmの銅フオイルである。防食フオイル2
を積層することは、信号平面の積層体を安定さ
せ、かつ積層中に、銅フオイル底面の樹脂状組織
をエポキシ樹脂積層体の表面に変え、これによつ
て前記表面を必要なだけ粗面化するものである。
整合孔(図示せず)を銅めつきされた積層体
1,2にパンチで穿孔する。その後、数値制御の
自動機器によつて、孔3をX配線およびY配線を
結合するため、銅めつきされた積層体に穿孔す
る。公知の方法と比較すると、この発明の方法に
は、孔の穿孔前に、フオトレジストを付着させる
必要がないという利点がある(第2A図左側)。
これは防食フオイル2をもうけた結果として、プ
リプレグ1が適切な固有安定性を有しているから
である。孔の穿孔後、防食フオイル2が高圧のス
プレイ・システム中で、CuCl2によつてエツチン
グされるので、独立した清浄工程も排除される。
この工程が完了すると、穿孔され、清浄化され、
表面が強く粗面化された積層体が得られる(第1
B図)。
次いで、連続スパツタ・システム中で、積層体
の両面を銅5によつてブランケツト・スパツタす
る(第1C図)。約200nmの層厚が得られるまで、
両面を同時にスパツタする。スパツタされた銅の
層厚は、典型的な場合、80nmと500nmの間であ
る。この工程のパラメータの詳細は、以下のとお
りである。
出発圧力 :≦5×10-5ミリバール 清浄化のための 酸素グロー放電 :2分 O2の分圧 :2×10-1ミリバール アルゴンの分圧 :5×10-3ミリバール アルゴンの流量 :80−150cm3/分 板の速度 :1−3cm/秒 基板温度 :≦80℃ スパツタ速度 :〜10nm/秒 銅層の厚さ :200nm スパツタリング中に基板表面および孔の壁部に
付着した銅5は、これまで使用されていた、手が
込んでおり、しかも費用のかかるパラジウム−塩
化第一スズの活性化工程(第2A図左側)に代わ
るものである。
次いで、ポリエチレン・テレフタレート、ベン
ゾフエノンおよびアクリル酸/スチロールのポリ
マをベースとしたレジストである、デユポンの
Riston3315(商標)などのネガテイブ・フオトレ
ジスト・フオイル4を、粗面化され、銅でスパツ
タしたプリプレグ1の両面に積層する(第1D
図)。約110ないし120℃の温度、および約1cm/
秒の速度で行われる積層中に、フオトレジストは
軟化し、粗面化された基板表面と一体的な部分を
形成するようになる。ベンゾトリアゾールなどの
結合剤を、特に防食剤として使用すると有利であ
るが、一般に、このような結合剤で基板表面を調
製する必要はない。その後、積層体の前面および
後面を、マスクを介して露出する。次いで、フオ
トレジストを連続システム中にて、約1.5ないし
2重量%の炭酸ナトリウム溶液を用い、約30ない
し40℃の温度で現像する(第1E図)。現像剤は
上述のように、レジストを凝集し、残留アルカリ
度を中和することによつて再処理される。
検査後、回路板をめつき浴に入れる。このた
め、回路板をスパツタされた銅の層の全側面に接
触するか、あるいは回路板に接触するフレームに
挿入し、防食フオイルのエツチング中に、接点ね
じ(締め付けねじ、またはクランプねじ)の取り
付けに使用する、幅約1cmの周辺領域が保たれる
ようにする。
めつき浴の最適な操作を行えるのが特定の電流
密度のときだけなので、めつきの施される回路板
の表面が正確にわかつていることが、必須とな
る。この表面は導線の構成図と、スルーホールに
よつて形成された表面とからなつている。回路板
の活性表面を形成する極めて簡単で、迅速な方法
は、光学手段を使用することである。このために
用いられた装置が、一様に照明されるデイスクを
照明する際に、フイルムの画像のポジ部分または
ネガ部分のいずれかによつて吸収される光量を決
定する。
銅をめつきする場合、金属含有量が少なく、硫
酸の含有量が多い硫酸浴を使用する。浴の各成分
の濃度は、以下の公表以内でなければならない。
単一浴の場合 Cu2+ 15− 25g/ 15g/ (0.23モル/) H2SO4 170−200g/ 170g/ (1.73モル/) Cl 40− 60mg/ 40mg/ (1.128×10-3モル/) 電解液は一般式R−CO−NH2(ただし、Rは
脂肪族または芳香族の単量体または重合体の炭化
水素残基)のアミド、およびポリエチレングリコ
ールと有機硫黄化合物とからなる光沢剤、たとえ
ばシエリング(Shering)社のGS818(商標)を含
有していてもかまわない。電解液中の光沢剤の含
有量は、約5ないし15g/が好ましい。浴の操
作温度は、約20ないし25℃である。特にスルーホ
ールの内側で、銅の層を良好に分布させるには、
回路板を陽極に対して前後に移動させなけばなら
ない。回路板を約0.5ないし0.9m/分で移動させ、
最適な速度をテストによつて決定する。オイルを
含有しない空気を吹き込むことによつて、付加的
な電解液の移動を行うこともできる。
一様な銅の層を付着させるための最適な陰極電
流密度は、約2.5ないし3A/dm2の範囲であり、
浴の温度、回路板の運動およびその形状によつて
左右される。約2.5A/dm2の電流密度において、
約25ないし30μm/時間の付着またはめつき速度
が得られる。
銅めつき6ののち、フオトレジスト・フオイル
4(第1F図)をアルカリ性水溶液中で剥離す
る。これを行うためには、約1ないし3重量%の
水酸化ナトリウム溶液を使用することが好まし
い。フオトレジストの剥離後、露出した領域のス
パツタされた銅5を、デイフアレンシヤル・エツ
チングによつて除去する。デイフアレンシヤル・
エツチングは約3バールのスプレイ圧力、約
1.5m/分の回路板速度、および室温(約25℃)
で行われる。次いで、回路板を目視により、また
電気的にテストする。
F 発明の効果 めつきする回路板の表面をスパツタした銅によ
つて活性化し、かつ銅を電気めつきによつて付着
させる、この発明の方法によれば、平均値からの
偏差が3%未満、すなわち300nmの銅の層圧に対
して、偏差が9nm未満の、銅の層の分布を得るこ
とができる。
【図面の簡単な説明】
第1A図ないし第1G図は,この発明の好まし
い実施例によつて製造された構造体の略断面図で
ある。第2A図および第2B図は、右側にこの発
明のプロセスに関連した工程を表し、左側に先行
技術のアデイテイブ法の工程を表すフローチヤー
トである。 1……プリプレグ、2……防食フオイル、3…
…孔、4……ネガテイブ・フオトレジスト・フオ
イル、5……銅、6……銅めつき。

Claims (1)

  1. 【特許請求の範囲】 1(a) 防食フオイルを合成樹脂のプリプレグに積
    層し、 (b) スルーホールを穿孔し、 (c) 防食フオイルをエツチングし、 (d) プリプレグの表面とスルーホールの壁部に、
    銅をスパツタ形成し、 (e) ネガテイブ・フオトレジスト・フオイルをプ
    リプレグの表面に積層し、 (f) 希望する導線パターンにしたがつてフオトレ
    ジスト・フオイルを露光現像し、 (g) フオトレジスト・フオイルのチヤネル中およ
    びスルーホールの壁部にスパツタ形成された銅
    に、電気めつきによつて銅を付着させ、 (h) フオトレジスト・フオイルを剥離し、 (i) 導線を含んでいないプリプレグの領域から、
    デイフアレンシヤル・エツチングによつて、ス
    パツタ形成された銅を除去する 工程からなる、プリント回路の製造方法。
JP61275510A 1985-12-30 1986-11-20 プリント回路の製造方法 Granted JPS62158393A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP85116653A EP0227857B1 (de) 1985-12-30 1985-12-30 Verfahren zum Herstellen von gedruckten Schaltungen
EP85116653.8 1985-12-30

Publications (2)

Publication Number Publication Date
JPS62158393A JPS62158393A (ja) 1987-07-14
JPH0472396B2 true JPH0472396B2 (ja) 1992-11-18

Family

ID=8193982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275510A Granted JPS62158393A (ja) 1985-12-30 1986-11-20 プリント回路の製造方法

Country Status (4)

Country Link
US (1) US4705592A (ja)
EP (1) EP0227857B1 (ja)
JP (1) JPS62158393A (ja)
DE (1) DE3576900D1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
US5006212A (en) * 1988-03-10 1991-04-09 Copytele, Inc. Methods enabling stress crack free patterning of chrome on layers of organic polymers
US4913789A (en) * 1988-04-18 1990-04-03 Aung David K Sputter etching and coating process
US4916260A (en) * 1988-10-11 1990-04-10 International Business Machines Corporation Circuit member for use in multilayered printed circuit board assembly and method of making same
JPH02303086A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd プリント配線板の製造方法及びそれに用いるスパッタデポジション装置及び銅張積層板
JPH0724328B2 (ja) * 1989-07-03 1995-03-15 ポリプラスチックス株式会社 精密細線回路用成形品の製造方法
US5071359A (en) * 1990-04-27 1991-12-10 Rogers Corporation Array connector
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
FI85793C (fi) * 1990-05-18 1992-05-25 Plasmapiiri Oy Foerfarande och anordning foer framstaellning av kretskort.
JPH0476985A (ja) * 1990-07-18 1992-03-11 Cmk Corp プリント配線板の製造法
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
US5137618A (en) * 1991-06-07 1992-08-11 Foster Miller, Inc. Methods for manufacture of multilayer circuit boards
US5190637A (en) * 1992-04-24 1993-03-02 Wisconsin Alumni Research Foundation Formation of microstructures by multiple level deep X-ray lithography with sacrificial metal layers
US5498311A (en) * 1994-06-15 1996-03-12 Quatro Corporation Process for manufacture of printed circuit boards
US5721007A (en) * 1994-09-08 1998-02-24 The Whitaker Corporation Process for low density additive flexible circuits and harnesses
GB9420182D0 (en) * 1994-10-06 1994-11-23 Int Computers Ltd Printed circuit manufacture
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
IL115713A0 (en) * 1995-10-22 1996-01-31 Ipmms Dev & Production Ltd Sputter deposit method and apparatus
US5707893A (en) * 1995-12-01 1998-01-13 International Business Machines Corporation Method of making a circuitized substrate using two different metallization processes
US6117300A (en) * 1996-05-01 2000-09-12 Honeywell International Inc. Method for forming conductive traces and printed circuits made thereby
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6117784A (en) * 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
US6242078B1 (en) 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6297164B1 (en) * 1998-11-30 2001-10-02 Advantest Corp. Method for producing contact structures
US6540524B1 (en) * 2000-02-14 2003-04-01 Advantest Corp. Contact structure and production method thereof
US6686539B2 (en) * 2001-01-03 2004-02-03 International Business Machines Corporation Tamper-responding encapsulated enclosure having flexible protective mesh structure
CN100512599C (zh) * 2002-06-04 2009-07-08 住友电气工业株式会社 印刷布线用基板及印刷布线板
US20040084320A1 (en) * 2002-10-30 2004-05-06 Xerox Corporation Copper interconnect by immersion/electroless plating in dual damascene process
US20040149689A1 (en) * 2002-12-03 2004-08-05 Xiao-Shan Ning Method for producing metal/ceramic bonding substrate
US7802360B2 (en) * 2003-01-29 2010-09-28 General Dynamics Advanced Information Systems, Inc. Methods for filling holes in printed wiring boards
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
US7276453B2 (en) * 2004-08-10 2007-10-02 E.I. Du Pont De Nemours And Company Methods for forming an undercut region and electronic devices incorporating the same
US7166860B2 (en) * 2004-12-30 2007-01-23 E. I. Du Pont De Nemours And Company Electronic device and process for forming same
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
JP2009099621A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 基板の製造方法
WO2014113508A2 (en) * 2013-01-15 2014-07-24 Microfabrica Inc. Methods of forming parts using laser machining
CN116075053B (zh) * 2022-09-07 2024-05-03 深圳市奔强电路有限公司 一种蚀刻补钻pth孔的处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2982625A (en) * 1957-03-22 1961-05-02 Sylvania Electric Prod Etchant and method
DE1490374B1 (de) * 1963-02-06 1969-11-20 Siemens Ag Verfahren zur Herstellung eines Isolierstoffkoerpers mit Metallauflagen
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
BE768887A (fr) * 1971-06-23 1971-11-03 Macdermid Inc Procede pour la fabrication de panneaux de circuits imprimes etpanneauxobtenus par ledit procede
DE2515706A1 (de) * 1975-04-10 1976-10-21 Siemens Ag Verfahren zur herstellung von durchkontaktierten gedruckten schaltungen
JPS5210564A (en) * 1975-07-16 1977-01-26 Citizen Watch Co Ltd Method of manufacturing opposite printed surfaced substrate having throughhholes therein
DE2634560A1 (de) * 1976-07-31 1978-02-02 Hoechst Ag Verfahren und vorrichtung zur trennung von verbunden
JPS5716759A (en) * 1981-05-23 1982-01-28 Kohei Shirato Solar heat collector
DE3304004A1 (de) * 1983-02-03 1984-08-09 Lieber, Hans-Wilhelm, Prof. Dr.-Ing., 1000 Berlin Verfahren zur herstellung von durchkontaktierten schaltungen
DE3373256D1 (en) * 1983-05-19 1987-10-01 Ibm Deutschland Process for manufacturing printed circuits with metallic conductor patterns embedded in the isolating substrate
EP0127691B1 (de) * 1983-06-01 1987-05-13 Ibm Deutschland Gmbh Verfahren zum Herstellen von gedruckten Schaltungen mit einer Leiterzugebene
US4581301A (en) * 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
JPS6163086A (ja) * 1984-09-03 1986-04-01 松下電器産業株式会社 スル−ホ−ル配線板の製造方法

Also Published As

Publication number Publication date
DE3576900D1 (de) 1990-05-03
EP0227857B1 (de) 1990-03-28
JPS62158393A (ja) 1987-07-14
EP0227857A1 (de) 1987-07-08
US4705592A (en) 1987-11-10

Similar Documents

Publication Publication Date Title
JPH0472396B2 (ja)
US5252195A (en) Process for producing a printed wiring board
US7378227B2 (en) Method of making a printed wiring board with conformally plated circuit traces
HU208715B (en) Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition
JPH05506125A (ja) 新規なスルーホールめっき印刷回路基板およびその製造方法
JPS60207395A (ja) スルーホールメツキした電気プリント回路板の製造法
JPS59215795A (ja) プリント回路製造方法
WO1992022684A1 (en) Methods for manufacture of multilayer circuit boards
US4351697A (en) Printed wiring boards
US5733468A (en) Pattern plating method for fabricating printed circuit boards
US4521280A (en) Method of making printed circuits with one conductor plane
EP0472158A2 (en) Process for producing a printed wiring board
JPH035078B2 (ja)
JP3928392B2 (ja) プリント配線板の製造方法
JPS6276586A (ja) 極薄複合箔積層体および箔の製法
CA2177708C (en) Method of making a printed circuit board
JPH0332094A (ja) 印刷回路板の製造方法
JPH08148810A (ja) プリント配線板の製造法
US6656370B1 (en) Method for the manufacture of printed circuit boards
US4994349A (en) Printed wiring board fabrication method
EP0848585A1 (en) Process for the manufacture of printed circuit boards with plated resistors
JP3951938B2 (ja) エッチング方法とそれを用いたプリント配線板の製造方法
KR970004760B1 (ko) 인쇄 회로 기판 제조 방법
JPH03192792A (ja) プリント配線板の製造方法
JPH10126057A (ja) 多層配線板の製造方法