JPH0473608B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置製造プロセスのホトリソ
グラフイ工程において、マスクとウエハのアライ
メント（位置合わせ）を行う際のアライメントマ
ークを有する半導体装置の製造方法に関する。

（従来の技術） 従来、単色光源を照明に用いるアライメント法
において、従来のアライメントマークは第３図に
示されるように、LOCOS（Local oxidation of
silicon）工程によりマーク形状１を形成し、そ
の後の工程で被エツチング膜が形成され、この被
エツチング膜上にレジストがコーテイングされ、
これをマスクのマーク２と重ね合わせて、から
′の方向へ走査されアライメントが行われる。

第４図は第３図の−′線の断面図であり、
この図から明らかなように、Si基板３上にフイー
ルド酸化膜４を形成し、このフイールド酸化膜４
間にゲート酸化膜５を形成し、更に、順次、被エ
ツチング膜６とレジスト膜７を形成するようにし
ている。

ここで、８ａ，８ｂはゲート酸化膜５の両端
部、９ａ，９ｂはマスクのエツジ（周囲）に対応
している。

（発明が解決しようとする問題点） しかしながら、上記構成のアイラメントマーク
では、アライメントの際、多層薄膜の干渉により
フイールド酸化膜４、被エツチング膜６、レジス
ト膜７の膜厚がそれぞれ微小に変化すると、ウエ
ハアライメントマーク部からの反射率が極めて小
さくなり、アライメントマークが見えなくなり、
アライメントすることが不可能になるといつた問
題があつた。

本発明は、上記問題点を除去し、ウエハアライ
メントマーク部を構成するそれぞれの薄膜の膜厚
が変化した場合でも、常にエツジコントラストが
高く、制度の高いアライメントが可能なアライメ
ントマークを有する半導体装置の製造方法を提供
することを目的とする。

（問題点を解決するための手段） 本発明は、上記問題点を解決するために、ゲー
ト酸化膜をパターニングするゲート形成工程を有
する半導体装置の製造方法において、少なくとも
前記ゲート形成工程でアライメントに用いるマー
ク形状をフイールド酸化膜を用いて形成し、その
際レチクルマークと接する領域をフイールド酸化
膜とし、その後、ゲート酸化膜をエツチングする
工程で走査線と平行にラインアンドスペースパタ
ーン（凹凸）をエツチングによつて形成し、フイ
ールド酸化膜及びゲート酸化膜の膜厚を交互に変
化させ、その上に不透明のゲート電極材料を施す
ようにしたものである。

また、ゲート形成工程以降においては、上記ウ
エハアライメントマーク部上にゲート電極材料を
残すようにする。

（作用） 本発明によれば、前記ゲート形成工程でアライ
メントに用いるマーク形状をフイールド酸化膜を
用いて形成し、その際レチクルマークと接する領
域をフイールド酸化膜とし、その後、ゲート酸化
膜をエツチングする工程において、走査線と平行
にラインアンドスペースパターンをエツチングに
よつて形成し、フイールド酸化膜及びゲート酸化
膜の膜厚を交互に変化させ、その上に不透明膜を
形成するようにしたので、常にマスクとのエツジ
コントラストが高く、精度の高いウエハとマスク
とのアライメントを行うことができる。

（実施例） 以下、本発明の実施例について図面を参照しな
がら詳細に説明する。

第１図は本発明に係るアライメントマークを有
する半導体装置の平面図、第２図は第１図の−
′線断面における製造工程図である。

図中、１１はマスクのアライメントマーク、１
２はウエハのアライメントマーク部分、１３はウ
エハのアライメントマークの背景部分、１４はマ
スクの周囲であり、Ａ，Ｂは第１ゲート酸化膜の
パターニングの際のパターニングの有無、つま
り、ゲート酸化膜のエツチング工程においてエツ
チングした部分Ａと、エツチングしなかつた部分
Ｂを示してている。また、１５，１６はマスクの
エツジ（周囲）の２点を示している。

ここで、アライメントマークの形成方法につい
て、第２図に基づいて詳細に説明する。

まず、第２図ａに示されるように、シリコン
（Si）基板２１上にフイールド酸化膜２２をマー
ク形状に形成する。

次に、第２図ｂに示されるように、フイールド
酸化膜２２間にゲート酸化膜２３を形成する。

次いで、ゲート酸化膜２３をパターニングする
ために、レジストを塗布し、レジスト膜２４を形
成して、第２図ｃに示されるように、パターニン
グを行う。この際、ゲート酸化膜２３とフイール
ド酸化膜２２はアライメントを行う際の走査線と
平行にラインアンドスペース（凹凸）のパターン
を形成する。

次いで、第２図ｄに示されるように、ゲート酸
化膜２３とフイールド酸化膜２２をエツチング
し、レジスト膜２４〔第２図ｃ参照〕を除去す
る。この際、フイールド酸化膜２２は水銀ランプ
のＧ線を用いた場合、650Å程度エツチングする
ことが望ましい。

次いで、第２図ｅに示されるように、ポリサイ
ド、シリサイド、金属などのゲート電極材料から
なる不透明膜２５が形成され、更に、レジストを
塗布し、レジスト膜２６が形成される。この状態
でゲート形成工程のアライメントが行われる。

このように、走査線と平行にアライメントマー
ク形状を形成したフイールド酸化膜２２を、ゲー
ト酸化膜２３のエツチングの際にラインアンドス
ペースパターンにより膜厚差を設けるように構成
したので、その後、光学的には基板と見なされる
不透明なポリサイド、シリサイド、金属などのゲ
ート電極材料が形成され、レジストが塗布される
が、レジストは段差をなす上部、下部に関係なく
表面は平坦に塗布される。従つて、光学的にはレ
チクルマークの接する領域のゲート酸化膜のエツ
チング工程においてエツチングした部分と、エツ
チングしなかつた部分の構造の差は、ゲート酸化
膜２３のエツチング時のフイールド酸化膜２２の
段差分のレジスト膜厚の差である。

また、レジスト膜厚の変化による反射率の変化
の周期は、水銀ランプを用いた場合は約1300Åで
あり、フイールド酸化膜のゲート酸化膜エツチン
グ時の段差を650Å程度にすれば、フイールド酸
化膜の段差上部、下部におけるレジスト膜厚の差
により、フイールド酸化膜の段差上部、下部にお
ける反射率の位相が、半位相程度ずれた構造部分
を有することになる。

このように構成することにより、レジスト膜２
６の膜厚がばらついた場合でも、ゲート酸化膜の
エツチングによるフイールド酸化膜の段差上部、
下部が常にマスクのエツジ（周囲）との対比にお
いて、エツジコントラストの高いウエハアライメ
ントマークを有することになる。したがつて、ゲ
ート酸化膜２３とフイールド酸化膜２２のライン
アンドスペース（凹凸）のパターンの形成によ
り、マスクのエツジとの対比において、ウエハと
マスクとのアライメントを確実に行うことができ
る。すなわち、前記ラインアンドスペース（凹
凸）を形成しない場合には、マスクのエツジとの
コントラストが生じなくなり、ウエハとマスクと
のアライメントができなくなる場合も生じていた
が、本発明によれば、前記ラインアンドスペース
（凹凸）の形成により、それを皆無にすることが
できる。

次に、本発明の第２の実施例を第５図に基づい
て説明する。

図中、３１はシリコン基板、３２はフイールド
酸化膜、３３はゲート酸化膜、３４は不透明であ
るゲート電極材料、３５は被エツチング膜、３６
はレジスト膜である。

この実施例においては、ゲート電極材料３４を
そのまま残しておき、ゲート形成工程以降のアラ
イメントマークとして用いるようにしている。つ
まり、前記した第２図ｅ工程において、マスク合
わせに用いなかつたアライメントマークは、ゲー
ト電極材料３４を除去せずに残し、ゲート電極材
料３４より下は見えないようにし、ゲート電極材
料３４を最上部の膜として扱えるようにする。

このように構成することにより、被エツチング
膜３５、レジスト膜３６の膜厚がばらついた場合
でも、ゲート酸化膜３３のエツチングによるフイ
ールド酸化膜３２の段差上部、下部が常にエツジ
コントラストの高いウエハアライメントマークを
有することになる。

次に、本発明の第３の実施例を第６図に基づい
て説明する。

まず、アライメントマークの形成を行う。即
ち、第６図ａに示されるように、シリコン基板４
１上に第１ゲート酸化膜４２、次いで、ポリシリ
コン第１ゲート膜４３、更に、第２ゲート酸化膜
４４を形成する。なお、この場合、はマーク部
分であり、は背景部分を示している。

次に、第６図ｂに示されるように、凹凸の形成
を行う。この際に、第２ゲート酸化膜４４へのコ
ンタクトホールの形成が行われる。

次に、第６図ｃに示されるように、ゲート電極
材料である不透明膜４５を形成する。

なお、レジスト膜は表面に凹凸ができないよう
に形成すると、レジスト膜の厚さの差は酸化膜の
凹凸に依存して形成されるので、酸化膜の凹凸の
段差が前記した650Åの場合にはそのまま650Åと
なるので望ましい。

また、本発明はどのようなアライメントマーク
にも使用することができ、しかも、従来のウエハ
製造装置やプロセスなどを変更する必要はない。

なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々の変形が可
能であり、これらを本発明の範囲から排除するも
のではない。

（発明の効果） 以上詳細に説明したように、本発明によれば、
ゲート酸化膜をパターニングするゲート形成工程
を有する半導体装置の製造方法において、シリコ
ン基板上にフイールド酸化膜をマーク形状に形成
する工程と、前記フイールド酸化膜間にゲート酸
化膜を形成する工程と、レジスト膜を形成し、該
レジスト膜をパターニングする工程と、該パター
ニングされたレジスト膜をマスクとして、前記フ
イールド酸化膜と前記ゲート酸化膜をエツチング
して、前記パターニングされたレジスト膜を除去
し、前記フイールド酸化膜及び前記ゲート酸化膜
にアライメントを行う走査線と平行に凸凹のパタ
ーンを形成すると共にゲート酸化膜をパターニン
グする工程と、不透明膜を形成する工程とを順に
施すようにしたので、 (1) ウエハアライメントマーク部を構成するそれ
ぞれの薄膜の膜厚が変化した場合でも、常にマ
スクとエツジコントラストの高いウエハアライ
メントマークを得ることができる。

(2) レジストの厚さだけで干渉を計算することが
できるので、コントラスト差をつけやすくな
る。

(3) ラインアンドスペースの形成はゲート酸化膜
のパターニング、つまり、コンタクトホールの
形成と同時に行われるので、工程を複雑にする
ことはない。

従つて、簡単な構成によつてウエハとマスクと
の大幅な位置合わせ精度の向上を図ることができ
る。

【図面の簡単な説明】

第１図は本発明に係るウエハアライメントマー
クを有する半導体装置の平面図、第２図は第１図
の−′線断面における製造工程図、第３図は
従来のウエハアライメントマークを有する半導体
装置の平面図、第４図は第３図の−′線断面
図、第５図は本発明の第２の実施例を示すウエハ
アライメントマークを有する半導体装置の断面
図、第６図は本発明の第３の実施例を示す製造工
程図である。 １１……マスクのアライメントマーク、１２…
…ウエハのアライメントマーク部分、１３……背
景部分、１４……周囲、２１，３１，４１……Si
基板、２２，３２……フイールド酸化膜、２３，
３３……ゲート酸化膜、２４，２６，３６……レ
ジスト膜、２５，３４，４５……不透明膜（ゲー
ト電極材料）、３５……被エツチング膜、４２…
…第１ゲート酸化膜、４３……ポリシリコン第１
ゲート膜、４４……第２ゲート酸化膜。

Claims (1)

1. 【特許請求の範囲】 １ ゲート酸化膜をパターニングするゲート形成
   工程を有する半導体装置の製造方法において、 (a) シリコン基板上にフイールド酸化膜をマーク
   形状に形成する工程と、 (b) 前記フイールド酸化膜間にゲート酸化膜を形
   成する工程と、 (c) レジスト膜を形成し、該レジスト膜をパター
   ニングする工程と、 (d) 該パターニングされたレジスト膜をマスクと
   して、前記フイールド酸化膜と前記ゲート酸化
   膜をエツチングして、前記パターニングされた
   レジスト膜を除去し、前記フイールド酸化膜及
   び前記ゲート酸化膜にアライメントを行う走査
   線と平行に凸凹のパターンを形成すると共にゲ
   ート酸化膜をパターニングする工程と、 (e) 不透明膜を形成する工程とを順に施すように
   したことを特徴とするアライメントマークを有
   する半導体装置の製造方法。 ２ 前記不透明膜はゲート電極材料からなり、該
   ゲート電極材料を残存せしめ、前記ゲート形成工
   程以降においてアライメントマークとして用いる
   ようにしたことを特徴とする特許請求の範囲第１
   項記載のアライメントマークを有する半導体装置
   の製造方法。 ３ 前記アライメントには照明用として単色光源
   を用いるようにしたことを特徴とする特許請求の
   範囲第１項記載のアライメントマークを有する半
   導体装置の製造方法。