JPH0473823B2 - - Google Patents
Info
- Publication number
- JPH0473823B2 JPH0473823B2 JP60284460A JP28446085A JPH0473823B2 JP H0473823 B2 JPH0473823 B2 JP H0473823B2 JP 60284460 A JP60284460 A JP 60284460A JP 28446085 A JP28446085 A JP 28446085A JP H0473823 B2 JPH0473823 B2 JP H0473823B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pulse
- signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、位相変調信号から、これの復調に用
いるタイミング信号を再生する方式に関するもの
である。
いるタイミング信号を再生する方式に関するもの
である。
タイミング信号をデイジタル回路により再生す
る手段としては、特願昭58−247194号によるもの
が提案されており、これにおいては、位相変調信
号（以下、PHMS）の位相変化点を検出し、こ
の検出々力と、局部的に発生したクロツクパルス
に基づいて動作するデイジタル式位相同期回路の
出力とを同期状態とし、これの出力をタイミング
信号に用いるものとなつている。
る手段としては、特願昭58−247194号によるもの
が提案されており、これにおいては、位相変調信
号（以下、PHMS）の位相変化点を検出し、こ
の検出々力と、局部的に発生したクロツクパルス
に基づいて動作するデイジタル式位相同期回路の
出力とを同期状態とし、これの出力をタイミング
信号に用いるものとなつている。
しかし、前述の手段においては、デイジタル式
位相同期回路が位相変化点の検出に応じて同期状
態へ移行する際、位相差にしたがつて移相を行な
うため、一種のオーバシユートを呈し易く、タイ
ミング信号の位相が変動を生じ、場合によつて
は、安定にPHMSの復調を行なうことのできな
い問題を招来している。
位相同期回路が位相変化点の検出に応じて同期状
態へ移行する際、位相差にしたがつて移相を行な
うため、一種のオーバシユートを呈し易く、タイ
ミング信号の位相が変動を生じ、場合によつて
は、安定にPHMSの復調を行なうことのできな
い問題を招来している。
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
段により構成するものとなつている。
すなわち、上述の方式において、キヤャリア信
号を位相変調して得られる2n相の位相変調信号を
零クロス点でスライスしたスライス信号に同期し
かつキヤリア信号の2n倍以上の周波数を有する基
準パルスを、局部的に発生したクロツクパルスに
基づき第１のデイジタル式位相同期回路により作
成すると共に、PHMSの位相変化点を検出し、
この検出々力により基準パルスを抽出し、この抽
出基準パルスと同期したタイミング信号を前記ク
ロツクパルスに基づき第２のデイジタル式位相同
期回路により作成するものとなつている。
号を位相変調して得られる2n相の位相変調信号を
零クロス点でスライスしたスライス信号に同期し
かつキヤリア信号の2n倍以上の周波数を有する基
準パルスを、局部的に発生したクロツクパルスに
基づき第１のデイジタル式位相同期回路により作
成すると共に、PHMSの位相変化点を検出し、
この検出々力により基準パルスを抽出し、この抽
出基準パルスと同期したタイミング信号を前記ク
ロツクパルスに基づき第２のデイジタル式位相同
期回路により作成するものとなつている。
したがつて、基準パルスPHMSの各瞬時位相
と同期したものとなり、これが、PHMSの位相
変化点毎に抽出され、この抽出された分の基準パ
ルスによつてタイミング信号の同期状態維持が行
なわれるため、第２のデイジタル式位相同期回路
の移相状況は逐次行なわれるものとなり、タイミ
ング信号の位相変動が安定となる。
と同期したものとなり、これが、PHMSの位相
変化点毎に抽出され、この抽出された分の基準パ
ルスによつてタイミング信号の同期状態維持が行
なわれるため、第２のデイジタル式位相同期回路
の移相状況は逐次行なわれるものとなり、タイミ
ング信号の位相変動が安定となる。
以下、実施例を示す図によつて本発明の詳細を
説明する。
説明する。
第１図はブロツク図、第２図は第１図における
各部の波形を示すタイミングチヤートであり、入
力１から与えられたPHMS・SPMａは、波形整形
回路（以下、WF）２において、零クロス点を基
準としたデイジタル信号の出力ｂとなり、デイジ
タル式の位相同期回路（以下、SPMａとして2400
ビツト／秒のデータを２ビツト毎のダイビングと
し、これにより変調速度1200ボーの４相位相変調
を行なつたものが与えられており、これに応じ
て、例えば周波数115.2WHzのクロツクパルス
CLKが入力４へ与えられ、これが２相パルス発
生回路（以下、DPG）５において1/2の周波数
57.6KHzへ分周されると共に、互に180゜の位相差
を有するクロツクパルスφ１，φ２となり、これ
らが第１のPLL３へ与えられている。
各部の波形を示すタイミングチヤートであり、入
力１から与えられたPHMS・SPMａは、波形整形
回路（以下、WF）２において、零クロス点を基
準としたデイジタル信号の出力ｂとなり、デイジ
タル式の位相同期回路（以下、SPMａとして2400
ビツト／秒のデータを２ビツト毎のダイビングと
し、これにより変調速度1200ボーの４相位相変調
を行なつたものが与えられており、これに応じ
て、例えば周波数115.2WHzのクロツクパルス
CLKが入力４へ与えられ、これが２相パルス発
生回路（以下、DPG）５において1/2の周波数
57.6KHzへ分周されると共に、互に180゜の位相差
を有するクロツクパルスφ１，φ２となり、これ
らが第１のPLL３へ与えられている。
なお、DPG５は、Ｄ形のフリツプフロツプ回
路（以下、FFC）５１およびANDゲート５２，
５３により構成され、FFC５１の出力がデー
タ入力Ｄへ与えられているため、クロツク入力Ｃ
のクロツクパルスCLKが“Ｌ”（低レベル）から
“Ｈ”（高レベル）へ変化する度毎にFFC５１が
セツト・リセツトを反復し、出力Ｑ，を交互に
“Ｈ”とすることにより、ANDゲート５２，５３
からは、クロツクパルスCLKが交互に送出され、
これが２相のクロツクパルスφ１，φ２となる。
路（以下、FFC）５１およびANDゲート５２，
５３により構成され、FFC５１の出力がデー
タ入力Ｄへ与えられているため、クロツク入力Ｃ
のクロツクパルスCLKが“Ｌ”（低レベル）から
“Ｈ”（高レベル）へ変化する度毎にFFC５１が
セツト・リセツトを反復し、出力Ｑ，を交互に
“Ｈ”とすることにより、ANDゲート５２，５３
からは、クロツクパルスCLKが交互に送出され、
これが２相のクロツクパルスφ１，φ２となる。
これに対し、PLL３は、位相比較部（以下、
PCP）３１、ゲート回路からなるクロツクパル
ス制御部（以下、CPC）３２、カウンタ等の分
周器（以下、DIV）３３、ゲート回路等によるパ
ルス作成部（以下、PSY）３４、および各種論
理回路からなる制御部（以下、CNT）３５によ
り構成され、クロツクパルスφ１をCPC３２が
そのまゝDIV３３へ与え、これをDIV３３が1/8
の周波数へ分周し、周波数7.2KHzの分周パルス
ｃとして送出すると共に、同パルスｃをPCP３
１へ与えており、PCP３１において出力ｂと分
周パルスｃとの位相を比較し、同パルスｃの位相
が進んでいれば比較出力Ｆを生じてCPC３２へ
与えるため、CPC３２がクロツクパルスφ１を
阻止する反面、分周パルスｃの位相が遅れている
ときは比較出力Ｄを生じてCPC３２へ与えるた
め、CPC３２がクロツクパルスφ１のパルス間
へクロツクパルスφ２を挿入してDIV３３へ与え
るものとなり、、これに応じてDIV３３の分周動
作が遅延し、または、加速され、PHMS・SPMａ
に基づく出力ｂの位相と分周パルスｃの位相とが
常に同期状態へ保たれるものとなつている。
PCP）３１、ゲート回路からなるクロツクパル
ス制御部（以下、CPC）３２、カウンタ等の分
周器（以下、DIV）３３、ゲート回路等によるパ
ルス作成部（以下、PSY）３４、および各種論
理回路からなる制御部（以下、CNT）３５によ
り構成され、クロツクパルスφ１をCPC３２が
そのまゝDIV３３へ与え、これをDIV３３が1/8
の周波数へ分周し、周波数7.2KHzの分周パルス
ｃとして送出すると共に、同パルスｃをPCP３
１へ与えており、PCP３１において出力ｂと分
周パルスｃとの位相を比較し、同パルスｃの位相
が進んでいれば比較出力Ｆを生じてCPC３２へ
与えるため、CPC３２がクロツクパルスφ１を
阻止する反面、分周パルスｃの位相が遅れている
ときは比較出力Ｄを生じてCPC３２へ与えるた
め、CPC３２がクロツクパルスφ１のパルス間
へクロツクパルスφ２を挿入してDIV３３へ与え
るものとなり、、これに応じてDIV３３の分周動
作が遅延し、または、加速され、PHMS・SPMａ
に基づく出力ｂの位相と分周パルスｃの位相とが
常に同期状態へ保たれるものとなつている。
たゞし、PCP３１の動作は、CNT３５により
制御されており、これが、分周パルスｃおよび
DIV３３の各段からの出力、ならびに、出力ｂに
基づき、出力ｂが存在し、かつ、分周パルスｃの
立上に点近傍を除く範囲においてのみ、PCPが
比較動作を行ない、これ以外では、各比較出力
Ｆ，Ｄを送出しないものとしてPCP３１を制御
している。
制御されており、これが、分周パルスｃおよび
DIV３３の各段からの出力、ならびに、出力ｂに
基づき、出力ｂが存在し、かつ、分周パルスｃの
立上に点近傍を除く範囲においてのみ、PCPが
比較動作を行ない、これ以外では、各比較出力
Ｆ，Ｄを送出しないものとしてPCP３１を制御
している。
また、ゲート回路等からなるパルス作成部（以
下（PSY）３４は、CNT３５と同様にDIV３３
の各段出力および分周パルスｃに基づき、周波数
7.2KHzかつ、パルス幅が28.8KHzのパルス１周期
分に相当する基準パルスｈを作成しており、これ
も、分周パルスｃと同じくPHMS・SPMａの位相
に同期したものとなつている。
下（PSY）３４は、CNT３５と同様にDIV３３
の各段出力および分周パルスｃに基づき、周波数
7.2KHzかつ、パルス幅が28.8KHzのパルス１周期
分に相当する基準パルスｈを作成しており、これ
も、分周パルスｃと同じくPHMS・SPMａの位相
に同期したものとなつている。
一方、出力ｂは、位相変化点検出回路（以下、
PSD）６にも与えられており、こゝにおいて、
分周パルスｃがクロツクパルス入力Ｃへ与えられ
たFFC６１〜６３の縦続接続によるシフトレジ
スタにより、分周パルスｃに応じて出力ｂが逐次
シフトされ、FFC６１，６２の各出力Qde，、
および、FFC６３の出力ｆとなり、出力ｄと
ｆとを排他的論理和（以下、EXOR）ゲート６
４を介し、検出々力ｇとして取出せば、
PHMS・SPMａの位相変化点t1，t2と対応する位
相変化検出期間Td中において、各点t1，t2の直前
と直後との相対的な位相変化量に応じたパルス幅
の検出々力ｇが得られる。
PSD）６にも与えられており、こゝにおいて、
分周パルスｃがクロツクパルス入力Ｃへ与えられ
たFFC６１〜６３の縦続接続によるシフトレジ
スタにより、分周パルスｃに応じて出力ｂが逐次
シフトされ、FFC６１，６２の各出力Qde，、
および、FFC６３の出力ｆとなり、出力ｄと
ｆとを排他的論理和（以下、EXOR）ゲート６
４を介し、検出々力ｇとして取出せば、
PHMS・SPMａの位相変化点t1，t2と対応する位
相変化検出期間Td中において、各点t1，t2の直前
と直後との相対的な位相変化量に応じたパルス幅
の検出々力ｇが得られる。
この検出々力ｇおよび基準パルスｈは、AND
ゲート７へ与えられており、こゝにおいて、検
出々力ｇにより基準パルスｈが抽出され、抽出基
準パルスｊとなつて第２のPLL８へ与えられる。
ゲート７へ与えられており、こゝにおいて、検
出々力ｇにより基準パルスｈが抽出され、抽出基
準パルスｊとなつて第２のPLL８へ与えられる。
PLL８は、PLL３と同様に、PCP８１，CPC
８２、1/24の分周を行なうDIV８３、および、
CNT８４により構成されているが、PSY３４を
欠除していると共に、DIVが1/24分周を行なうも
のとなつているほかはPLL３と同様に動作し、
かつ、DPG９からのクロツクパルスφ３，φ４
を用いるものとなつている。
８２、1/24の分周を行なうDIV８３、および、
CNT８４により構成されているが、PSY３４を
欠除していると共に、DIVが1/24分周を行なうも
のとなつているほかはPLL３と同様に動作し、
かつ、DPG９からのクロツクパルスφ３，φ４
を用いるものとなつている。
また、DPG９は、DPG５と同じくFFC９１、
ANDゲート９２，９３により構成され、全く同
様に動作するが、クロツクパルスとしてDPG５
からのφ１を用いているため、送出するクロツク
パルスφ３，φ４は、各々が周波数28.8KHzかつ
互に180゜の位相差を有するものとなつている。
ANDゲート９２，９３により構成され、全く同
様に動作するが、クロツクパルスとしてDPG５
からのφ１を用いているため、送出するクロツク
パルスφ３，φ４は、各々が周波数28.8KHzかつ
互に180゜の位相差を有するものとなつている。
したがつて、CPC８２がクロツクパルスφ３
をそのまゝ通過させてDIV８３へ与えれば、周波
数1.2KHzの分周出力ｋがDIV８３から得られる
ものとなり、これがタイミング信号tとして出力
１０から送出される。
をそのまゝ通過させてDIV８３へ与えれば、周波
数1.2KHzの分周出力ｋがDIV８３から得られる
ものとなり、これがタイミング信号tとして出力
１０から送出される。
たゞし、分周出力ｋと基準パルスｊとの位相が
PCP８１において比較され、基準パルスｊの与
えられた期間において、分周出力ｋの位相が遅れ
ていれば、PCP８１が比較出力を生じてCPC
８２へ与えるため、こゝにおいてクロロツクパル
スφ４がφ３のパルス間へ挿入され、分周出力ｋ
の位相が進んでいるときには、比較出力ｍが
CPC８２へ与えられ、CPC８２においてクロツ
クパルスφ３の送出阻止がなされ、これらが、基
準パルスｊのパルス数に応じた期間として行なわ
れるものとなる。
PCP８１において比較され、基準パルスｊの与
えられた期間において、分周出力ｋの位相が遅れ
ていれば、PCP８１が比較出力を生じてCPC
８２へ与えるため、こゝにおいてクロロツクパル
スφ４がφ３のパルス間へ挿入され、分周出力ｋ
の位相が進んでいるときには、比較出力ｍが
CPC８２へ与えられ、CPC８２においてクロツ
クパルスφ３の送出阻止がなされ、これらが、基
準パルスｊのパルス数に応じた期間として行なわ
れるものとなる。
このため、抽出基準パルスｊとタイミング信号
Stとが同期状態を維持すると共に、DIV８３によ
る移相動作が抽出基準パルスｊのパルス数に応じ
て逐次なされるため、タイミング信号Stの位相変
化が急激とならず、これの位相が安定となり、
PHMS・SPMの復調を確実に行なうことができ
る。
Stとが同期状態を維持すると共に、DIV８３によ
る移相動作が抽出基準パルスｊのパルス数に応じ
て逐次なされるため、タイミング信号Stの位相変
化が急激とならず、これの位相が安定となり、
PHMS・SPMの復調を確実に行なうことができ
る。
以上はPLL８の動作の概要であるが、次にそ
の動作を詳細に説明する。基準パルスｊと分周器
DIV８３の分周出力であるタイミング信号StＫと
の位相同期は以下のように行われる。
の動作を詳細に説明する。基準パルスｊと分周器
DIV８３の分周出力であるタイミング信号StＫと
の位相同期は以下のように行われる。
先ず、制御部CNT８４において、分周器DIV
８３の各段の出力の論理操作により位相送れ検出
パルスおよび位相進み検出パルスｍを作成し位
相比較部PCP８１に送る。位相比較部PCP８１
で抽出基準パルスｊと、遅れ検出パルスおよび
進み検出パルスｍとの各論理積をとることによ
り、位相比較を行うが遅れ検出パルスと基準パ
ルスｊとの論理積出力がある場合、即ち第２図の
遅れ検出パルスの「Ｈ」部分と、基準パルスｊ
の「Ｈ」部分が重なる場合には基準パルスｊに対
しタイミング信号ｋの位相が遅れているものと判
断し、クロツクパルス制御部CPC８２において
通常のクロツクパルスφ３の他にパルスｊ、の
論理積出力が「Ｈ」の期間はクロツクパルスφ４
も付加して分周器DIV８３に加えて分周器出力で
あるタイミング信号ｋの位相を進める。
８３の各段の出力の論理操作により位相送れ検出
パルスおよび位相進み検出パルスｍを作成し位
相比較部PCP８１に送る。位相比較部PCP８１
で抽出基準パルスｊと、遅れ検出パルスおよび
進み検出パルスｍとの各論理積をとることによ
り、位相比較を行うが遅れ検出パルスと基準パ
ルスｊとの論理積出力がある場合、即ち第２図の
遅れ検出パルスの「Ｈ」部分と、基準パルスｊ
の「Ｈ」部分が重なる場合には基準パルスｊに対
しタイミング信号ｋの位相が遅れているものと判
断し、クロツクパルス制御部CPC８２において
通常のクロツクパルスφ３の他にパルスｊ、の
論理積出力が「Ｈ」の期間はクロツクパルスφ４
も付加して分周器DIV８３に加えて分周器出力で
あるタイミング信号ｋの位相を進める。
以上の結果、遅れおよび進み検出パルス、ｍ
も同じだけ位相が進むこととなる。逆に基準パル
スｊと進み検出パルスｍとの論理積出力がある場
合はCPC８２において論理積出力によりクロツ
クパルスφ３を禁止し、分周器出力の位相を遅ら
せる。
も同じだけ位相が進むこととなる。逆に基準パル
スｊと進み検出パルスｍとの論理積出力がある場
合はCPC８２において論理積出力によりクロツ
クパルスφ３を禁止し、分周器出力の位相を遅ら
せる。
以上のような位相制御の結果、基準パルスｊの
「Ｈ」部分は進み、遅れ検出パルス、ｍの「Ｌ」
部分に収まることになり、基準パルスｊとタイミ
ング信号ｋとの位相関係も第２図のように一定に
保たれる。
「Ｈ」部分は進み、遅れ検出パルス、ｍの「Ｌ」
部分に収まることになり、基準パルスｊとタイミ
ング信号ｋとの位相関係も第２図のように一定に
保たれる。
よつて、位相変調信号ａの位相変化点ｔ１，ｔ
２，ｔ３…）とタイミング信号ｋとの位相関係も
一定となり、位相同期が確立した状態となる。
２，ｔ３…）とタイミング信号ｋとの位相関係も
一定となり、位相同期が確立した状態となる。
なお、位相同期回路（PLL８の位相比較入力
として、位相変化点検出出力ｇをそのまま用いる
と、位相変化点検出期間TdはPLL８のクロツク
パルスφ３の８周期分に相当するため、位相同期
が外れた場合の１回の位相修正量が最大４クロツ
クの大きな量となる。このため位相変調信号ａに
外来雑音が乗り、位相変化点検出出力ｇの位置、
幅等に変動が生じた場合、大きく位相修正を行
い、位相同期を乱す結果となる。
として、位相変化点検出出力ｇをそのまま用いる
と、位相変化点検出期間TdはPLL８のクロツク
パルスφ３の８周期分に相当するため、位相同期
が外れた場合の１回の位相修正量が最大４クロツ
クの大きな量となる。このため位相変調信号ａに
外来雑音が乗り、位相変化点検出出力ｇの位置、
幅等に変動が生じた場合、大きく位相修正を行
い、位相同期を乱す結果となる。
本実施例ではこれを避けるため、出力時間幅を
削減（実施例では1/4）した抽出基準パルスｊを
作成して位相比較入力しており、雑音等の外部擾
乱により出力タイミングパルスｋの位相変動も1/
４に減少し、安定化される。
削減（実施例では1/4）した抽出基準パルスｊを
作成して位相比較入力しており、雑音等の外部擾
乱により出力タイミングパルスｋの位相変動も1/
４に減少し、安定化される。
なお、PHMS・SPMａが受信系において、すで
に“Ｈ”，“Ｌ”の２値状態となつていればWF2
を省略してもよく、クロツクパルスCLKおよび
各部の周波数、ならびに、PSD６のシフトレジ
スタ段数等は、PHMS・SPMａの状況に応じて定
めればよく、論理条件にしたがい、必要とする部
位を負論理により構成しても同様であり、PLL
３，８の構成も同等の機能を呈すれば選択が任意
である等、種々の変形が自在である。
に“Ｈ”，“Ｌ”の２値状態となつていればWF2
を省略してもよく、クロツクパルスCLKおよび
各部の周波数、ならびに、PSD６のシフトレジ
スタ段数等は、PHMS・SPMａの状況に応じて定
めればよく、論理条件にしたがい、必要とする部
位を負論理により構成しても同様であり、PLL
３，８の構成も同等の機能を呈すれば選択が任意
である等、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれ
ば、デイジタル回路によりタイミング信号の再生
が行なわれ、集積回路化が容易になると共に、タ
イミング信号の位相が安定となり、PHMSの復
調状況が確実となるため、各種用途における
PHMSからのタイミング信号再生において顕著
な効果が得られる。
ば、デイジタル回路によりタイミング信号の再生
が行なわれ、集積回路化が容易になると共に、タ
イミング信号の位相が安定となり、PHMSの復
調状況が確実となるため、各種用途における
PHMSからのタイミング信号再生において顕著
な効果が得られる。
図は本発明の実施例を示し、第１図はブロツク
図、第２図は第１図における各部の波形を示すタ
イミングチヤートである。 ３，８…PLL（位相同期回路）、５，９…DPG
（２相パルス発生回路）、６…PSO（位相変化点検
出回路）、７…ANDゲート、SPM…PHMS（位相
変調信号）、CLK，φ１〜φ４…クロツクパル
ス、ｇ…検出々力、ｈ…基準パルス、ｊ…抽出基
準パルス、St…タイミング信号。
図、第２図は第１図における各部の波形を示すタ
イミングチヤートである。 ３，８…PLL（位相同期回路）、５，９…DPG
（２相パルス発生回路）、６…PSO（位相変化点検
出回路）、７…ANDゲート、SPM…PHMS（位相
変調信号）、CLK，φ１〜φ４…クロツクパル
ス、ｇ…検出々力、ｈ…基準パルス、ｊ…抽出基
準パルス、St…タイミング信号。
Claims (1)
- 【特許請求の範囲】 １ キヤリア信号を位相変調して得られる2n相の
位相変調信号ａから変調速度に同期したタイミン
グ信号ｋを再生するタイミング信号再生方式にお
いて、 位相変調信号ａを波形整形回路２によつて零ク
ロス点でスライスし、 該スライス信号ｂの位相変化点をレジスタと排
他的論理和回路からなる位相変化点検出回路６で
検出し、 局部的に発生したクロツクパルスに基づき第１
のデイジタル式位相同期回路３により基準パルス
ｈを作成し、 該基準パルスｈと前記位相変化点検出出力ｇと
の論理積信号に同期した前記タイミング信号ｋを
前記クロツクパルスに基づき第２のデイジタル式
位相変調回路８により生成し、 前記基準パルスｈはスライス信号と同期しかつ
前記キヤリア信号の2n倍以上の周波数を有するこ
とを特徴とするタイミング信号再生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60284460A JPS62144447A (ja) | 1985-12-19 | 1985-12-19 | タイミング信号再生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60284460A JPS62144447A (ja) | 1985-12-19 | 1985-12-19 | タイミング信号再生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144447A JPS62144447A (ja) | 1987-06-27 |
| JPH0473823B2 true JPH0473823B2 (ja) | 1992-11-24 |
Family
ID=17678819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60284460A Granted JPS62144447A (ja) | 1985-12-19 | 1985-12-19 | タイミング信号再生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144447A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01240024A (ja) * | 1988-03-22 | 1989-09-25 | Nippon Telegr & Teleph Corp <Ntt> | クロック再生回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931906B2 (ja) * | 1976-10-07 | 1984-08-04 | 日本電気株式会社 | タイミング信号作成方式 |
| JPS5345910A (en) * | 1976-10-07 | 1978-04-25 | Nec Corp | Timing signal extraction system |
-
1985
- 1985-12-19 JP JP60284460A patent/JPS62144447A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62144447A (ja) | 1987-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0630490B2 (ja) | ディジタルｐｌｌ回路 | |
| US5491729A (en) | Digital phase-locked data recovery circuit | |
| JPS5941338B2 (ja) | クロツクパルス再生回路 | |
| JPH02257718A (ja) | デジタルフェーズロックループ | |
| US5640523A (en) | Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery | |
| US4771441A (en) | Synchronizing unit | |
| JP2001186112A (ja) | データ抽出回路およびデータ抽出システム | |
| EP0290851B1 (en) | Synchronizing clock signal generator | |
| JPH08102661A (ja) | デジタル制御発振機 | |
| US4686482A (en) | Clock signal arrangement for regenerating a clock signal | |
| US6868134B2 (en) | Method and apparatus for recovering a clock signal from an asynchronous data signal | |
| JPH0473823B2 (ja) | ||
| JPS61127243A (ja) | ビツト位相同期回路 | |
| JPS6058619B2 (ja) | クロツク信号再生方式 | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JP2552909B2 (ja) | ディジタルｐｌｌ回路 | |
| JPS63177370A (ja) | デ−タストロ−ブ装置 | |
| JP2581098Y2 (ja) | クロックパルス再生回路 | |
| JPH0328862B2 (ja) | ||
| JPS61262332A (ja) | デイジタルデ−タ伝送のビツト同期回路 | |
| JPS62102484A (ja) | Ｐｌｌ回路 | |
| JPS62101152A (ja) | タイミング信号再生方式 | |
| JPH0340540B2 (ja) | ||
| JPH02142220A (ja) | ディジタル位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |