JPH0474488A - 半導体レーザ装置およびその製造方法 - Google Patents
半導体レーザ装置およびその製造方法Info
- Publication number
- JPH0474488A JPH0474488A JP2189904A JP18990490A JPH0474488A JP H0474488 A JPH0474488 A JP H0474488A JP 2189904 A JP2189904 A JP 2189904A JP 18990490 A JP18990490 A JP 18990490A JP H0474488 A JPH0474488 A JP H0474488A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- inp
- layer
- current blocking
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体レーザ装置およびその製造方法に関し
、特に安定した電流ブロック効果か得られるｎｐｎｐ電
流ブロック構造をもった半導体レーザ装置およびその製
造方法に関する。
、特に安定した電流ブロック効果か得られるｎｐｎｐ電
流ブロック構造をもった半導体レーザ装置およびその製
造方法に関する。
第４図は、例えば特開昭６３− ２０２９８５号公報に
示された従来の１ＨＧａＡｓＰ系半導体レーザ装置の断
面構造を示す図である。同図て、ｐ型（以下てはｐ−′
と記載する）ＩｎＰ基板３１上にはｐ − ＩｎＰクラ
ッド層３２、ＩｎＧａＡｓ Ｐ結晶からなる活性層３３
、ｎ型（以下ではゞｎ−一と記載する）ＩｎＰクラッド
層３４か積層して形成されている。積層して形成された
これらのｐ − ＩｎＰクラッド層３２、ＩｎＧａＡｓ
Ｐ活性層３３、ＩｎＰクラッド層３４の周囲をｎ −
ＩｎＰ埋込み電流プロ・ンクＮ３５およびｐ − Ｉｎ
Ｐ埋込み電流ブロック層３６て覆っている。また、ｎ−
ＩｎＰ電流クラッド層３４上にはｎ − ＩｎＰコンタ
クト層３７か形成されている，さらに、点線て囲んた領
域３８はｎ −ＴｎＰプロ・ンク層３５がｎ − Ｉｎ
Ｐクラッド層３４と接触しないようにするためのＰ型に
反転した領域（２反転領域）である。
示された従来の１ＨＧａＡｓＰ系半導体レーザ装置の断
面構造を示す図である。同図て、ｐ型（以下てはｐ−′
と記載する）ＩｎＰ基板３１上にはｐ − ＩｎＰクラ
ッド層３２、ＩｎＧａＡｓ Ｐ結晶からなる活性層３３
、ｎ型（以下ではゞｎ−一と記載する）ＩｎＰクラッド
層３４か積層して形成されている。積層して形成された
これらのｐ − ＩｎＰクラッド層３２、ＩｎＧａＡｓ
Ｐ活性層３３、ＩｎＰクラッド層３４の周囲をｎ −
ＩｎＰ埋込み電流プロ・ンクＮ３５およびｐ − Ｉｎ
Ｐ埋込み電流ブロック層３６て覆っている。また、ｎ−
ＩｎＰ電流クラッド層３４上にはｎ − ＩｎＰコンタ
クト層３７か形成されている，さらに、点線て囲んた領
域３８はｎ −ＴｎＰプロ・ンク層３５がｎ − Ｉｎ
Ｐクラッド層３４と接触しないようにするためのＰ型に
反転した領域（２反転領域）である。
上記のようなＩｎＧａＡｓ Ｐ結晶からなる活性層を有
するＩｎＰ系の半導体レーザ装置は、Ａ，ＱＧａＡｓ系
の半導体レーザ装置に比べてレーザ発振の閾値電流か発
光点の温度に極めて敏感である。これはオージェ効果（
Ａｕｇｅｒ ｅｆｆｅｃｔ）等による非発光再結合や
、注入キャリアのオーバーフローなどによるものである
と考えられている。このため、ＩｎＰ系の半導体レーザ
装置では第４図に示したような埋込み構造か多く採用さ
れている。このような構造の半導体レーザ装置では１図
中のＡ−Ｂ線で示すように、ｎｐｎｐ接合による２重の
電流ブロック作用かあるため、電流のリーク成分か低く
抑えられ、効率よく活性層３３に電流を注入することか
でき、低閾値電流て，しかも高温てのレーザ発振も可能
になる。
するＩｎＰ系の半導体レーザ装置は、Ａ，ＱＧａＡｓ系
の半導体レーザ装置に比べてレーザ発振の閾値電流か発
光点の温度に極めて敏感である。これはオージェ効果（
Ａｕｇｅｒ ｅｆｆｅｃｔ）等による非発光再結合や
、注入キャリアのオーバーフローなどによるものである
と考えられている。このため、ＩｎＰ系の半導体レーザ
装置では第４図に示したような埋込み構造か多く採用さ
れている。このような構造の半導体レーザ装置では１図
中のＡ−Ｂ線で示すように、ｎｐｎｐ接合による２重の
電流ブロック作用かあるため、電流のリーク成分か低く
抑えられ、効率よく活性層３３に電流を注入することか
でき、低閾値電流て，しかも高温てのレーザ発振も可能
になる。
しかしなから、第４図に示すような構造の従来の半導体
し′ーザ装置におけるｎｐｎｐ接合による電流ブロック
効果は，その構成条件つまり各層のキャリア濃度と厚み
によっては、ある動作状態においてサイリスタの導通状
態に入ってしまうことかあり、そのため電流リーク成分
の増大による閾値電流の増大や温度特性の低下等を惹き
起していた。
し′ーザ装置におけるｎｐｎｐ接合による電流ブロック
効果は，その構成条件つまり各層のキャリア濃度と厚み
によっては、ある動作状態においてサイリスタの導通状
態に入ってしまうことかあり、そのため電流リーク成分
の増大による閾値電流の増大や温度特性の低下等を惹き
起していた。
構造上の特に重要な点は、ｎｐｎｐ二端子サイリスク構
成におけるコレクタ接合に当るｎ −ＩｎＰブロツク層
３５とｐ −ＩｎＰブロツク層３６の各厚みとそのキャ
リア濃度である。さらに具体的に言えば、上記各ブロッ
ク層の厚みが熱励起等によって注入される少数キャリア
の拡散長と同程度かそれ以下に薄くなると、特に高温動
作時に障壁を越える少数キャリアの数か増大して電流リ
ーク成分か大きくなり、温度特性か著しく劣化する。こ
のようなリーク電流成分の増加を抑えるために、一般に
ｎ −ＩｎＰブロック層３５およびｐ −ｒｎＰブロッ
ク層３６は共に５ Ｘ １０”ｃｍ−３以上の高濃度キ
ャリアト−ピンクを施こし、その厚みは１ｋｌ以上にな
るように構成されているか、ｎ −ＩｎＰブロツク層３
５の特に点線て囲んだ２反転領域３８の近傍ては、厚さ
がそれ以外の部分に比べて相当に薄く、注入された少数
キャリアの拡散長よりも薄くなって、その部分からサイ
リスタの導通状態へのスイッチンクか生ずる可能性かあ
る。さらに、上記２反転領域３８の幅は均一にはならず
、また、電流ブロック層３５の２反転領域３８付近の先
端部の、活性層３３に対する位置によって電流リーク成
分か大きく左右される等、構造上の不安定要素が多く、
これか生産の悪さ、歩留、信頼性の低下の主因となって
いた。
成におけるコレクタ接合に当るｎ −ＩｎＰブロツク層
３５とｐ −ＩｎＰブロツク層３６の各厚みとそのキャ
リア濃度である。さらに具体的に言えば、上記各ブロッ
ク層の厚みが熱励起等によって注入される少数キャリア
の拡散長と同程度かそれ以下に薄くなると、特に高温動
作時に障壁を越える少数キャリアの数か増大して電流リ
ーク成分か大きくなり、温度特性か著しく劣化する。こ
のようなリーク電流成分の増加を抑えるために、一般に
ｎ −ＩｎＰブロック層３５およびｐ −ｒｎＰブロッ
ク層３６は共に５ Ｘ １０”ｃｍ−３以上の高濃度キ
ャリアト−ピンクを施こし、その厚みは１ｋｌ以上にな
るように構成されているか、ｎ −ＩｎＰブロツク層３
５の特に点線て囲んだ２反転領域３８の近傍ては、厚さ
がそれ以外の部分に比べて相当に薄く、注入された少数
キャリアの拡散長よりも薄くなって、その部分からサイ
リスタの導通状態へのスイッチンクか生ずる可能性かあ
る。さらに、上記２反転領域３８の幅は均一にはならず
、また、電流ブロック層３５の２反転領域３８付近の先
端部の、活性層３３に対する位置によって電流リーク成
分か大きく左右される等、構造上の不安定要素が多く、
これか生産の悪さ、歩留、信頼性の低下の主因となって
いた。
この発明は、上記のような問題を解決するためになされ
たものであり、サイリスタの導通状態に入り難い安定し
た電流ブロック効果を有するｎｐｎｐ電流ブロック構造
をもった半導体レーザ装置Σよびその製造方法を得るこ
とを目的としだものである。
たものであり、サイリスタの導通状態に入り難い安定し
た電流ブロック効果を有するｎｐｎｐ電流ブロック構造
をもった半導体レーザ装置Σよびその製造方法を得るこ
とを目的としだものである。
（課題を解決するための手段）
この発明の半導体レーザ装置は、一方の導電型（例えば
ｐ型）の半導体基板上に充分な厚みと充分なキャリア濃
度をもった他方の導電型（例えばｎ型）のＩｎＰ電流電
流プロ９９層該電流ブロック層によって囲まれ、これと
同し厚みをもった一方の導電型のＩｎＰ埋込み層を形成
し、該埋込み層上にこれと同程度の幅をもった一方の導
電型のＩｎＰクラッド層、ＩｎＧａＡｓＰ活性層、上記
他方の導電型のＩｎＰクラッド層を実質的に平坦に順次
積層して二重ヘテロ接合構造（以下てはＤＨ構造と称す
）を含むリッヂ部を形成し、このＤＨ構造を含むリッヂ
部を埋込むように上記他方の導電型のｒｎＰ電流ブロッ
ク層上に一方の導電型のＩｎＰ電流電流プロ９９層成し
、該一方の導電型のＩｎＰ電流電流プロ９９層び上記他
方の導電型のＩｎＰクラッド層上にこれらの各層と接触
するように他方の導電型のコンタクト層を形成して構成
されている。この場合、一方の導電型としてｎ型を使用
し、他方の導電型としてｐ型を使用してもよい。
ｐ型）の半導体基板上に充分な厚みと充分なキャリア濃
度をもった他方の導電型（例えばｎ型）のＩｎＰ電流電
流プロ９９層該電流ブロック層によって囲まれ、これと
同し厚みをもった一方の導電型のＩｎＰ埋込み層を形成
し、該埋込み層上にこれと同程度の幅をもった一方の導
電型のＩｎＰクラッド層、ＩｎＧａＡｓＰ活性層、上記
他方の導電型のＩｎＰクラッド層を実質的に平坦に順次
積層して二重ヘテロ接合構造（以下てはＤＨ構造と称す
）を含むリッヂ部を形成し、このＤＨ構造を含むリッヂ
部を埋込むように上記他方の導電型のｒｎＰ電流ブロッ
ク層上に一方の導電型のＩｎＰ電流電流プロ９９層成し
、該一方の導電型のＩｎＰ電流電流プロ９９層び上記他
方の導電型のＩｎＰクラッド層上にこれらの各層と接触
するように他方の導電型のコンタクト層を形成して構成
されている。この場合、一方の導電型としてｎ型を使用
し、他方の導電型としてｐ型を使用してもよい。
上記の構造を有するこの発明の半導体レーザ装置ては、
諸特性、特に温度特性を決定する最も重要な構成要素の
１っである電流ブロック層を平坦て安定した厚みに形成
することかてき、しかもそのキャリア濃度も正確に制御
することかできる。
諸特性、特に温度特性を決定する最も重要な構成要素の
１っである電流ブロック層を平坦て安定した厚みに形成
することかてき、しかもそのキャリア濃度も正確に制御
することかできる。
また、ＤＨ構造の各電流ブロック層に対する位置を工ど
タキシャル成長やエツチング等によっても充分に制御す
ることかてき、電流ブロック層の構造を所望の電流ブロ
ック効果か得られるように制置およびその製造方法を説
明する。
タキシャル成長やエツチング等によっても充分に制御す
ることかてき、電流ブロック層の構造を所望の電流ブロ
ック効果か得られるように制置およびその製造方法を説
明する。
第１図はこの発明の第１実施例を示す。
（ａ）厚さか例えば９０ＩＬｍ乃至１００糾■、キャリ
ア濃度か例えば５ Ｘ １０１１０ｌ８’乃至Ｉ Ｘ
１０”ｃｍ−’のｐＩｎＰ基板ｌ上に、キャリア濃度か
３ Ｘ １０”ｃｍ−３乃至８ Ｘ １０１１０ｌ８’
、好ましくは５ Ｘ １０”ｃｍ−’のｎ−ＩｎＰ層２
１を１．０ｋｌ乃至１６５延■の厚さに成長させる。
ア濃度か例えば５ Ｘ １０１１０ｌ８’乃至Ｉ Ｘ
１０”ｃｍ−’のｐＩｎＰ基板ｌ上に、キャリア濃度か
３ Ｘ １０”ｃｍ−３乃至８ Ｘ １０１１０ｌ８’
、好ましくは５ Ｘ １０”ｃｍ−’のｎ−ＩｎＰ層２
１を１．０ｋｌ乃至１６５延■の厚さに成長させる。
（ｂ） ｎ −ＩｎＰ層２１に輻か約２μ層の＃Ｉ３を
Ｐ−ＩｎＰ基板ｌに達するように形成する。溝３か形成
された残りのｎ−ＩｎＰ層はｎ −ＩｎＰ電流フロツク
層２となる。
Ｐ−ＩｎＰ基板ｌに達するように形成する。溝３か形成
された残りのｎ−ＩｎＰ層はｎ −ＩｎＰ電流フロツク
層２となる。
（ｃ）溝３を埋込むようにｐ −ＩｎＰ層４１を形成す
る。ｐ −ＩｎＰ層４１のキャリア濃度はＩ Ｘ １０
１１０ｌ６’乃至３ Ｘ １０１１０ｌ８’、好ましく
は２ Ｘ １０”ｃｍ−”である。
る。ｐ −ＩｎＰ層４１のキャリア濃度はＩ Ｘ １０
１１０ｌ６’乃至３ Ｘ １０１１０ｌ８’、好ましく
は２ Ｘ １０”ｃｍ−”である。
（ｄ）次にｐ −ＩｎＰ層４１のｎ −ＩｎＰ電流ブロ
ツク層２上に形成された部分をエツチングして除去し、
溝３内にｐ −ＴｎＰ埋込み層４を形成する。
ツク層２上に形成された部分をエツチングして除去し、
溝３内にｐ −ＴｎＰ埋込み層４を形成する。
（ｅ）上記ｐ −ＩｎＰ埋込み層４およびｎ −ＩｎＰ
電流ブロック層２上にｐ −ＩｎＰクラッド層形成用の
ｐ−ＩｎＰ層５１を０．１ 井■乃至０．３に薦の厚さ
に形成する。ｐ −ＩｎＰ層５１のキャリア濃度はＩ
Ｘ １０”。「３乃至３ Ｘ １０１１０ｌ８”、好ま
しくは２ ｘ １０”ｃｍ−’である。
電流ブロック層２上にｐ −ＩｎＰクラッド層形成用の
ｐ−ＩｎＰ層５１を０．１ 井■乃至０．３に薦の厚さ
に形成する。ｐ −ＩｎＰ層５１のキャリア濃度はＩ
Ｘ １０”。「３乃至３ Ｘ １０１１０ｌ８”、好ま
しくは２ ｘ １０”ｃｍ−’である。
ｐ −ＩｎＰ層５１上にＩｎＧａＡｓＰ活性層形成用の
ＩｎＧａＡｓ Ｐ層６１を例えば０．１井■以下の厚み
に形成する。ＩｎＧａＡｓＰ層６１はＰ型あるいはｎ型
の不純物を含んてもよいか、ここてはアンドープＩｎＧ
ａＡｓ Ｐ層か形成されるものとする。
ＩｎＧａＡｓ Ｐ層６１を例えば０．１井■以下の厚み
に形成する。ＩｎＧａＡｓＰ層６１はＰ型あるいはｎ型
の不純物を含んてもよいか、ここてはアンドープＩｎＧ
ａＡｓ Ｐ層か形成されるものとする。
ＩｎＧａＡｓ Ｐ層６１上にｎ −ＩｎＰクラッド層形
成用のｎ −ＩｎＰ層７１を１．５ ｇｍ乃至２ＪＬＩ
ｌの厚みに形成する。ｎ−ＩｎＰ層７１のキャリア濃度
は１ ｘ ］Ｏ！８ｃｍ−’乃至５ Ｘ １０１１０ｌ
８’、好ましくは２ Ｘ １０”ｃｍ−’である。これ
らｐ −ＩｎＰ層５１、ＩｎＧａＡｓＰ層６１．０−
ＩｎＰ層７１はいずれも平坦になるように形成される。
成用のｎ −ＩｎＰ層７１を１．５ ｇｍ乃至２ＪＬＩ
ｌの厚みに形成する。ｎ−ＩｎＰ層７１のキャリア濃度
は１ ｘ ］Ｏ！８ｃｍ−’乃至５ Ｘ １０１１０ｌ
８’、好ましくは２ Ｘ １０”ｃｍ−’である。これ
らｐ −ＩｎＰ層５１、ＩｎＧａＡｓＰ層６１．０−
ＩｎＰ層７１はいずれも平坦になるように形成される。
（ｆ）次にｐ −ＩｎＰ層５１．ＩｎＧａＡｓＰ層６１
およびｎ−ＩｎＰ層７１をウェッドエツチング法あるい
はトライエツチング法てエツチングして、溝３とほぼ同
し輻をもったリッヂ部８を形成する。従って、リッヂ８
はすべて平坦に形成されたｐ −ＩｎＰクラッド層５、
アンドープＩｎＧａＡｓＰ活性層６およびｎ−ＩｎＰク
ラッド層７からなる積層構造になる。
およびｎ−ＩｎＰ層７１をウェッドエツチング法あるい
はトライエツチング法てエツチングして、溝３とほぼ同
し輻をもったリッヂ部８を形成する。従って、リッヂ８
はすべて平坦に形成されたｐ −ＩｎＰクラッド層５、
アンドープＩｎＧａＡｓＰ活性層６およびｎ−ＩｎＰク
ラッド層７からなる積層構造になる。
（ｇ）リッヂ部８をｐ −ＩｎＰ電流ブロック層９て埋
込み、該ｐ −ＩｎＰ電流ブロック層９およびリッヂ部
８の頂部のｎ −ＩｎＰクラッド層７上にこれらの各層
と接触するｎ −ＩｎＰコンタクト層１０を所望の厚み
に形成する。ｎ −ＴｎＰコンタクト層】０のキャリア
濃度は５ Ｘ １０”ｃｍ−３乃至８ Ｘ ］０”ｃ謹
−３であることか望ましい。
込み、該ｐ −ＩｎＰ電流ブロック層９およびリッヂ部
８の頂部のｎ −ＩｎＰクラッド層７上にこれらの各層
と接触するｎ −ＩｎＰコンタクト層１０を所望の厚み
に形成する。ｎ −ＴｎＰコンタクト層】０のキャリア
濃度は５ Ｘ １０”ｃｍ−３乃至８ Ｘ ］０”ｃ謹
−３であることか望ましい。
上記の製造工程において、各層はＬＰＥ法（液相エピタ
キシャル法）や減圧ＭＯＣＶＤ法（有機金属気相成長法
）等て極めて制御性よく形成される。また、ｎ−ＩｎＰ
電流ブロック層２は基板１上に平坦に形成されるのて、
その厚み、キャリア濃度は自由にしかも極めて均一に設
定することがてきる。
キシャル法）や減圧ＭＯＣＶＤ法（有機金属気相成長法
）等て極めて制御性よく形成される。また、ｎ−ＩｎＰ
電流ブロック層２は基板１上に平坦に形成されるのて、
その厚み、キャリア濃度は自由にしかも極めて均一に設
定することがてきる。
さらに、ｐ −ＩｎＰ埋込み層４をＬＰＥ法や減圧ＭＯ
ＣＶＤ法等て完全に埋めるように形成することかてきる
のて、ｎ −ＩｎＰ電流ブロック層２の上面に対するＴ
ｎＧａＡｓＰ活性層６の位置を最大ても０．１μ■乃至
０．３μｍのばらつきて制御性よく正確に設定すること
がてきる。
ＣＶＤ法等て完全に埋めるように形成することかてきる
のて、ｎ −ＩｎＰ電流ブロック層２の上面に対するＴ
ｎＧａＡｓＰ活性層６の位置を最大ても０．１μ■乃至
０．３μｍのばらつきて制御性よく正確に設定すること
がてきる。
バッファ層か必要な場合は、工程（ａ）てＰ−ＩｎＰ基
板１上に先づｐ −ＩｎＰバッファ層を形成し、該バッ
ファ層上にｎ−ＩｎＰ層２１を形成し、次に工程（ｂ）
てこのｎ −ＩｎＰ層２１に上記バッファ層に達する溝
３を形成し、以後工程（ｃ）乃至（ｇ）を実施すればよ
い。
板１上に先づｐ −ＩｎＰバッファ層を形成し、該バッ
ファ層上にｎ−ＩｎＰ層２１を形成し、次に工程（ｂ）
てこのｎ −ＩｎＰ層２１に上記バッファ層に達する溝
３を形成し、以後工程（ｃ）乃至（ｇ）を実施すればよ
い。
第２図はこの発明の第２の実施例を示す。
（ａ）厚さか９０μ■乃至１００ ｕＬｍのｐ −Ｉｎ
Ｐ基板ｌの表面をエツチング処理して中央部に輻か約２
μ肩、高さかｌ終■乃至１．５井■の突起１１を形成す
る。突起１１としては、図示のように断面か長方形ても
よいし、逆台形状てあってもよい。
Ｐ基板ｌの表面をエツチング処理して中央部に輻か約２
μ肩、高さかｌ終■乃至１．５井■の突起１１を形成す
る。突起１１としては、図示のように断面か長方形ても
よいし、逆台形状てあってもよい。
（ｂ）突起１１と少なくとも同程度あるいはそれよりも
若干厚くなるようにｎ −ＩｎＰ層１２を例えばＬＰＥ
法あるいは減圧ＭＯＣＶＤ法を使って形成する。ｎ−Ｉ
ｎＰｎＰ２Ｏ５ャリア濃度は第１図に示す第１の実施例
のｎ −ＩｎＰ層２１のキャリア濃度と同し３×１０１
８ｃ層−３乃至８ Ｘ １０”ｃｍ−３、好ましくは５
Ｘ １０”Ｃ■−３である。
若干厚くなるようにｎ −ＩｎＰ層１２を例えばＬＰＥ
法あるいは減圧ＭＯＣＶＤ法を使って形成する。ｎ−Ｉ
ｎＰｎＰ２Ｏ５ャリア濃度は第１図に示す第１の実施例
のｎ −ＩｎＰ層２１のキャリア濃度と同し３×１０１
８ｃ層−３乃至８ Ｘ １０”ｃｍ−３、好ましくは５
Ｘ １０”Ｃ■−３である。
（ｃ）次にｎ −ＩｎＰ層Ｉ２を、その厚みか突起１１
の高さと一致するようにエツチングする。かくして、突
起１１の両側にｎ −ＩｎＰ電流ブロック層２か形成さ
れ、突起１１はそのままｎ −ＩｎＰ埋込み層４となる
。
の高さと一致するようにエツチングする。かくして、突
起１１の両側にｎ −ＩｎＰ電流ブロック層２か形成さ
れ、突起１１はそのままｎ −ＩｎＰ埋込み層４となる
。
これ以後は第１図の（ｅ）乃至（ｇ）の工程と同様の処
理て、ｎ−ＩｎＰ電流ブロック層２およびｎ−ＩｎＰ埋
込み層４の上にｐ −ＩｎＰ層５１、アンドープＩｎＧ
ａＡｓＰ Ｒ６１，ｎ −ＩｎＰ層７１を順次形成しく
工程ｅ）、エツチング処理してｐ −ＩｎＰ埋込み層４
上にｐ −ＩｎＰクラッドＲ５、アンドープＩｎＧａＡ
ｓＰ活性層６およびｒｌ −ＩｎＰクラッド層７の積層
構造からなるリッヂ部８を形成しく工程ｆ）、最後にリ
ッヂ部８をｐ −ＩｎＰ電流ブロック層９て埋込み、該
ｐ −ＩｎＰ電流ブロック層９およびｎ −ＩｎＰクラ
ッド層７上にｎ −ＩｎＰコンタクト層１０を所望の厚
みに形成する。
理て、ｎ−ＩｎＰ電流ブロック層２およびｎ−ＩｎＰ埋
込み層４の上にｐ −ＩｎＰ層５１、アンドープＩｎＧ
ａＡｓＰ Ｒ６１，ｎ −ＩｎＰ層７１を順次形成しく
工程ｅ）、エツチング処理してｐ −ＩｎＰ埋込み層４
上にｐ −ＩｎＰクラッドＲ５、アンドープＩｎＧａＡ
ｓＰ活性層６およびｒｌ −ＩｎＰクラッド層７の積層
構造からなるリッヂ部８を形成しく工程ｆ）、最後にリ
ッヂ部８をｐ −ＩｎＰ電流ブロック層９て埋込み、該
ｐ −ＩｎＰ電流ブロック層９およびｎ −ＩｎＰクラ
ッド層７上にｎ −ＩｎＰコンタクト層１０を所望の厚
みに形成する。
上記第２の実施例て、バッファ層か必要な場合は、ｐ
−ＩｎＰ基板ｌ上にｐ −ＩｎＰバッファ層を形成し、
その上にさらにｐ −ＩｎＰ埋込み層形成用のｐ −Ｉ
ｎＰ層を形成し、ここで第２図の工程（ａ）てバッファ
層か残るように上記埋込み層形成用のｐ〜ＩｎＰ層をエ
ツチング処理して突起１１を形成すればよい。
−ＩｎＰ基板ｌ上にｐ −ＩｎＰバッファ層を形成し、
その上にさらにｐ −ＩｎＰ埋込み層形成用のｐ −Ｉ
ｎＰ層を形成し、ここで第２図の工程（ａ）てバッファ
層か残るように上記埋込み層形成用のｐ〜ＩｎＰ層をエ
ツチング処理して突起１１を形成すればよい。
この第２の実施例も第１の実施例と同様に各層はＬＰＥ
法や減圧ＭＯＣＶＤ法等て制御性よく形成され、また、
ｎ −ＩｎＰ電流ブロック層２は基板ｌ上に平坦に形成
されるので、その厚み、キャリア濃度は極めて均一に設
定され、該ｎ −ＩｎＰ電流電流フロ９９層２面に対す
るＩｎＧａＡｓＰ活性層６の位置を制御性よく正確に設
定することかできる。
法や減圧ＭＯＣＶＤ法等て制御性よく形成され、また、
ｎ −ＩｎＰ電流ブロック層２は基板ｌ上に平坦に形成
されるので、その厚み、キャリア濃度は極めて均一に設
定され、該ｎ −ＩｎＰ電流電流フロ９９層２面に対す
るＩｎＧａＡｓＰ活性層６の位置を制御性よく正確に設
定することかできる。
第１図および第２図に示す各実施例において。
第３図（ｃ）に示すようにｎ −ＩｎＰクラッド層７中
に１ｎＧａＡｓ Ｐからなる所定のピッチと深さをもっ
た格子状回折層２０を設けることにより、分布帰還型の
半導体レーザ装置を得ることかてきる。格子状回折層２
０を形成するには第４図（ａ）に示すように、ｎ −Ｉ
ｎＰ暦７］ａ上にＩｎＧａＡｓＰからなる所定のピッチ
と深さをもった格子状回折層２０′を形成し、次いて第
３図（ｂ）に示すように上記格子状回折層２０′上にｎ
−ＩｎＰ層７１ｂを形成し、次にエツチングにより第
３図（ｃ）に示すようなリッヂ部８を形成する。次に第
１図（ｇ）に示したように、Ｐ−ＩｎＰ電流ブロック層
９、ｎ −ＩｎＰコンタクト層１０を形成して分布帰還
型の半導体レーザ装置を得ることかてきる。
に１ｎＧａＡｓ Ｐからなる所定のピッチと深さをもっ
た格子状回折層２０を設けることにより、分布帰還型の
半導体レーザ装置を得ることかてきる。格子状回折層２
０を形成するには第４図（ａ）に示すように、ｎ −Ｉ
ｎＰ暦７］ａ上にＩｎＧａＡｓＰからなる所定のピッチ
と深さをもった格子状回折層２０′を形成し、次いて第
３図（ｂ）に示すように上記格子状回折層２０′上にｎ
−ＩｎＰ層７１ｂを形成し、次にエツチングにより第
３図（ｃ）に示すようなリッヂ部８を形成する。次に第
１図（ｇ）に示したように、Ｐ−ＩｎＰ電流ブロック層
９、ｎ −ＩｎＰコンタクト層１０を形成して分布帰還
型の半導体レーザ装置を得ることかてきる。
なお、上述の各実施例において、基板１および各層の導
電形式を逆にしてもよい。すなわち、基板１をｎ型、電
流ブロック層２をｐ型、埋込み層４をｎ型、クラッド層
５をｎ型、クラッド層７をｐ型、電流ブロック層９をｎ
型、コンタクト層１０をｐ型、活性層６をｎ型、ｐ型も
しくはアンドープとしてもよい。
電形式を逆にしてもよい。すなわち、基板１をｎ型、電
流ブロック層２をｐ型、埋込み層４をｎ型、クラッド層
５をｎ型、クラッド層７をｐ型、電流ブロック層９をｎ
型、コンタクト層１０をｐ型、活性層６をｎ型、ｐ型も
しくはアンドープとしてもよい。
（発明の効果）
以上のように、この発明によれば、ＩｎＰ系半導体レー
ザ装置において最も重要な電流ブロック層の構造を均一
な厚み、均一なキャリア濃度で極めて安定に形成する。
ザ装置において最も重要な電流ブロック層の構造を均一
な厚み、均一なキャリア濃度で極めて安定に形成する。
ことかてき、しかもＩｎＧａＡｓＰ活性層Ａｓ上記電流
ブロック層からの距離設定も正確に行なうことかできる
のて、動作中にサイリスタの導通状態に入り難く、電流
リーク成分か小さく、温度特性か優れた高品質のＩｎＰ
系半導体レーザ装置を高い歩留て製造することかてきる
という効果かある。
ブロック層からの距離設定も正確に行なうことかできる
のて、動作中にサイリスタの導通状態に入り難く、電流
リーク成分か小さく、温度特性か優れた高品質のＩｎＰ
系半導体レーザ装置を高い歩留て製造することかてきる
という効果かある。
第１図はこの発明による半導体レーザ装置を製造するた
めの製造方法の第１の実施例の各工程を示す図、第２図
はこの発明による半導体レーザ装置を製造するための製
造方法の第２の実施例の各工程を示す図、第３図はこの
発明による分布帰還型半導体レーザ装置を製造する製造
方法の主工程を示す図、第４図は従来の半導体レーザ装
置の一例を示す図である。 第１図において、ｌ・・・・ＩｎＰ基板、２・・・・Ｉ
ｎＰ電流ブロック層、３・・・・溝、４・・・・ＩｎＰ
埋込み層、５・・・・ＩｎＰクラッド層、６・・・・Ｉ
ｎＧａＡｓＰ活性層、７・・・・ＩｎＰクラッド層、８
・・・・リッヂ部、９・・・・ＩｎＰ電流電流ブロック
層０・・・・ＩｎＰコンタクト層、２１・・・・電流ブ
ロック層２を形成するためのＩｎＰ層、４１・・・・埋
込み層４を形成するだめのＩｎＰ層、５】・・・・クラ
ッド層５を形成するためのＩｎＰ層、６１・・・・活性
層６を形成するためのＩｎＧａＡｓ Ｐ層、７１・・・
・クラッド層７を形成するためのＩｎＰ層。 第２図において、１１・・・・埋込み層４を形成するた
めの突起、１２・・・・電流ブロックＭ２を形成するた
めのＩｎＰ層。 第３図において、２０・・・・ＩｎＧａＡｓＰ格子状回
折層。
めの製造方法の第１の実施例の各工程を示す図、第２図
はこの発明による半導体レーザ装置を製造するための製
造方法の第２の実施例の各工程を示す図、第３図はこの
発明による分布帰還型半導体レーザ装置を製造する製造
方法の主工程を示す図、第４図は従来の半導体レーザ装
置の一例を示す図である。 第１図において、ｌ・・・・ＩｎＰ基板、２・・・・Ｉ
ｎＰ電流ブロック層、３・・・・溝、４・・・・ＩｎＰ
埋込み層、５・・・・ＩｎＰクラッド層、６・・・・Ｉ
ｎＧａＡｓＰ活性層、７・・・・ＩｎＰクラッド層、８
・・・・リッヂ部、９・・・・ＩｎＰ電流電流ブロック
層０・・・・ＩｎＰコンタクト層、２１・・・・電流ブ
ロック層２を形成するためのＩｎＰ層、４１・・・・埋
込み層４を形成するだめのＩｎＰ層、５】・・・・クラ
ッド層５を形成するためのＩｎＰ層、６１・・・・活性
層６を形成するためのＩｎＧａＡｓ Ｐ層、７１・・・
・クラッド層７を形成するためのＩｎＰ層。 第２図において、１１・・・・埋込み層４を形成するた
めの突起、１２・・・・電流ブロックＭ２を形成するた
めのＩｎＰ層。 第３図において、２０・・・・ＩｎＧａＡｓＰ格子状回
折層。
Claims (12)
- （１）ｐ型、ｎ型のうちの一方の導電型のＩｎＰ基板上
に形成された他方の導電型のＩｎＰ電流ブロック層およ
び該電流ブロック層によって囲まれ、これと同じ厚みを
もった一方の導電型のＩｎＰ埋込み層と、該ＩｎＰ埋込
み層上にこれと同程度の幅をもって順次実質的に平坦に
積層して形成された一方の導電型のＩｎＰクラッド層、
一方の導電型、他方の導電型あるいはアンドープのＩｎ
ＧａＡｓＰ活性層、および他方の導電型のＩｎＰクラッ
ド層からなる二重ヘテロ接合構造を含むリッヂ部と、該
リッヂ部を埋込むように上記他方の導電型のＩｎＰ電流
ブロック層上に形成された一方の導電型のＩｎＰ電流ブ
ロック層と、該一方の導電型のＩｎＰ電流ブロック層お
よび上記他方の導電型のＩｎＰクラッド層上にこれらの
各層と接触するように形成された他方の導電型のコンタ
クト層とからなる半導体レーザ装置。 - （２）一方の導電型のＩｎＰ基板上に一方の導電型のＩ
ｎＰバッファ層を介して他方の導電型のＩｎＰ電流ブロ
ック層および該ＩｎＰ電流ブロック層によって囲まれた
一方の導電型のＩｎＰ埋込み層が形成されていることを
特徴とする特許請求の範囲（１）記載の半導体レーザ装
置。 - （３）ｐ型、ｎ型のうちの一方の導電型のＩｎＰ基板上
に形成された他方の導電型のＩｎＰ電流ブロック層およ
び該電流ブロック層によって囲まれ、これと同じ厚みを
もった一方の導電型のＩｎＰ埋込み層と、該ＩｎＰ埋込
み層上にこれと同程度の幅をもって順次実質的に平坦に
積層して形成された一方の導電型のＩｎＰクラッド層、
一方の導電型、他方の導電型あるいはアンドープのＩｎ
ＧａＡｓＰ活性層、および他方の導電型のＩｎＰクラッ
ド層からなる二重ヘテロ接合構造を含むリッヂ部と、該
リッヂ部を埋込むように上記他方の導電型のＩｎＰ電流
ブロック層上に形成された一方の導電型のＩｎＰ電流ブ
ロック層と、該一方の導電型のＩｎＰ電流ブロック層お
よび上記他方の導電型のＩｎＰクラッド層上にこれらの
各層と接触するように形成された他方の導電型のコンタ
クト層とからなり、さらに上記他方の導電型のＩｎＰク
ラッド層中にＩｎＧａＡｓＰからなる格子状回折層が形
成されていることを特徴とする分布帰還型の半導体レー
ザ装置。 - （４）一方の導電型のＩｎＰ基板上に一方の導電型のＩ
ｎＰバッファ層を介して他方の導電型のＩｎＰ電流ブロ
ック層および該ＩｎＰ電流ブロック層によって囲まれた
一方の導電型のＩｎＰ埋込み層が形成されていることを
特徴とする特許請求の範囲（３）記載の分布帰還型の半
導体レーザ装置。 - （５）ｐ型、ｎ型のうちの一方の導電型のＩｎＰ基板上
に他方の導電型のＩｎＰ電流ブロック層を形成する工程
と、該ＩｎＰ電流ブロック層に上記ＩｎＰ基板に達する
所定の幅の溝を形成する工程と、上記溝に上記ＩｎＰ電
流ブロック層と実質的に同し厚みの一方の導電型のＩｎ
Ｐ埋込み層を形成する工程と、該ＩｎＰ埋込み層上にこ
れと同程度の幅をもった一方の導電型のＩｎＰクラッド
層、一方の導電型、他方の導電型あるいはアンドープＩ
ｎＧａＡｓＰ活性層および他方の導電型のＩｎＰクラッ
ド層を実質的に平坦に順次積層して二重ヘテロ接合構造
を含むリッヂ部を形成する工程と、該リッヂ部を埋込む
ように上記他方の導電型のＩｎＰ電流ブロック層上に一
方の導電型のＩｎＰ電流ブロック層を形成する工程と、
該一方の導電型のＩｎＰ電流ブロック層および上記他方
の導電型のＩｎＰクラッド層上にこれらの各層と接触す
るように他方の導電型のコンタクト層を形成する工程と
、からなる半導体レーザ装置の製造方法。 - （６）他方の導電型のＩｎＰ電流ブロック層は一方の導
電型のＩｎＰ基板上に一方の導電型のＩｎＰバッファ層
を介して形成され、溝は上記他方の導電型のＩｎＰ電流
ブロック層に上記バッファ層に達するように形成される
ことを特徴とする特許請求の範囲（５）記載の半導体レ
ーザ装置の製造方法。 - （７）一方の導電型のＩｎＰ基板の表面をエッチング処
理して所定の高さと幅をもった突起を形成する工程と、
上記半導体基板のエッチング処理された部分に上記突起
を埋込むように該突起と同じ厚さの反対導電型のＩｎＰ
電流ブロック層を形成する工程と、上記突起上に一方の
導電型のＩｎＰクラッド層、一方の導電型、他方の導電
型あるいはアンドープＩｎＧａＡｓＰ活性層および他方
の導電型のＩｎＰクラッド層を実質的に平坦に順次積層
して二重ヘテロ構造を含むリッヂ部を形成する工程と、
該リッヂ部を埋込むように上記他方の導電型のＩｎＰ電
流ブロック層上に一方の導電型のＩｎＰ電流ブロック層
を形成する工程と、該一方の導電型のＩｎＰ電流ブロッ
ク層および上記他方の導電型の！ｎＰクラッド層上にこ
れらの各層と接触するように他方の導電型のコンタクト
層を形成する工程と、からなる半導体レーザ装置の製造
方法。 - （８）突起は、一方の導電型のＩｎＰ基板の表面に一方
の導電型のバッファ層を介して形成された一方の導電型
ＩｎＰ層を、上記突起を形成する部分を除いて上記バッ
ファ層に達するまでエッチングして形成されることを特
徴とする特許請求の範囲（７）記載の半導体レーザ装置
の製造方法。 - （９）ｐ型、ｎ型のうちの一方の導電型のＩｎＰ基板上
に他方の導電型のＩｎＰ電流ブロック層を形成する工程
と、該ＩｎＰ電流ブロック層に上記ＩｎＰ基板に達する
所定の幅の溝を形成する工程と、上記溝に上記ＩｎＰ電
流ブロック層と実質的に同じ厚みの一方の導電型のＩｎ
Ｐ埋込み層を形成する工程と、該ＩｎＰ埋込み層上にこ
れと同程度の幅をもった一方の導電型のＩｎＰクラッド
層、一方の導電型、他方の導電型あるいはアンドープＩ
ｎＧａＡｓＰ活性層、および内部にＩｎＧａＡｓＰから
なる格子状回折層を含む他方の導電型のＩｎＰクラッド
層を実質的に平坦に順次積層して二重ヘテロ接合構造を
含むリッヂ部を形成する工程と、該リッヂ部を埋込むよ
うに上記他方の導電型のＩｎＰ電流ブロック層上に一方
の導電型のＩｎＰ電流ブロック層を形成する工程と、該
一方の導電型のＩｎＰ電流ブロック層および上記他方の
導電型のＩｎＰクラッド層上にこれらの各層と接触する
ように他方の導電型のコンタクト層を形成する工程と、
からなる分布帰還型の半導体レーザ装置の製造方法。 - （１０）他方の導電型のＩｎＰ電流ブロック層は一方の
導電型のＩｎＰ基板上に一方の導電型のＩｎＰバッファ
層を介して形成され、溝は上記他方の導電型のＩｎＰ電
流ブロック層に上記バッファ層に達するように形成され
ることを特徴とする特許請求の範囲（９）記載の分布帰
還型の半導体レーザ装置の製造方法。 - （１１）一方の導電型のＩｎＰ基板の表面をエッチング
処理して所定の高さと幅をもった突起を形成する工程と
、上記半導体基板のエッチング処理された部分に上記突
起を埋込むように該突起と同じ厚さの反対導電型のＩｎ
Ｐ電流ブロック層を形成する工程と、上記突起上に一方
の導電型のＩｎＰクラッド層、一方の導電型、他方の導
電型あるいはアンドープＩｎＧａＡｓＰ活性層、および
内部にＩｎＧａＡｓＰからなる格子状回折格子を含む他
方の導電型のＩｎＰクラッド層を実質的に平坦に順次積
層して二重ヘテロ構造を含むリッヂ部を形成する工程と
、該リッヂ部を埋込むように上記他方の導電型にＩｎＰ
電流ブロック層上に一方の導電型のＩｎＰ電流ブロック
層を形成する工程と、該一方の導電型のＩｎＰ電流ブロ
ック層および上記他方の導電型のＩｎＰクラッド層上に
これらの各層と接触するように他方の導電型のコンタク
ト層を形成する工程と、からなる分布帰還型の半導体レ
ーザ装置の製造方法。 - （１２）突起は、一方の導電型のＩｎＰ基板の表面に一
方の導電型のバッファ層を介して形成された一方の導電
型のＩｎＰ層を、上記突起を形成する部分を除いて上記
バッファ層に達するまでエッチングして形成されること
を特徴とする特許請求の範囲（１１）記載の分布帰還型
の半導体レーザ装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2189904A JPH0474488A (ja) | 1990-07-16 | 1990-07-16 | 半導体レーザ装置およびその製造方法 |
| GB9026955A GB2247347B (en) | 1990-07-16 | 1990-12-12 | Semiconductor laser device and method of making it |
| US07/638,333 US5111471A (en) | 1990-07-16 | 1991-01-07 | Semiconductor laser device |
| US07/764,362 US5179040A (en) | 1990-07-16 | 1991-09-23 | Method of making a semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2189904A JPH0474488A (ja) | 1990-07-16 | 1990-07-16 | 半導体レーザ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474488A true JPH0474488A (ja) | 1992-03-09 |
Family
ID=16249149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2189904A Pending JPH0474488A (ja) | 1990-07-16 | 1990-07-16 | 半導体レーザ装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5111471A (ja) |
| JP (1) | JPH0474488A (ja) |
| GB (1) | GB2247347B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0488820B1 (en) * | 1990-11-29 | 1998-04-01 | Kabushiki Kaisha Toshiba | Optical semiconductor device |
| US5319661A (en) * | 1990-12-27 | 1994-06-07 | The Furukawa Electric Co., Ltd. | Semiconductor double heterostructure laser device with InP current blocking layer |
| KR100230444B1 (ko) * | 1992-05-28 | 1999-11-15 | 윤종용 | 반도체 레이저장치 및 이의 제조방법 |
| EP0627799B1 (en) * | 1993-06-04 | 1997-10-08 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device with third cladding layer |
| US5847415A (en) * | 1995-03-31 | 1998-12-08 | Nec Corporation | Light emitting device having current blocking structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0157555B1 (en) * | 1984-03-27 | 1990-10-03 | Matsushita Electric Industrial Co., Ltd. | A semiconductor laser and a method of producing the same |
| EP0359342B1 (en) * | 1984-08-13 | 1998-05-06 | NCR International, Inc. | Process for forming a layer of patterned photoresist |
| GB2175442B (en) * | 1985-05-15 | 1989-05-24 | Stc Plc | Laser manufacture |
| GB8516853D0 (en) * | 1985-07-03 | 1985-08-07 | British Telecomm | Manufacture of semiconductor structures |
| JPS62202985A (ja) * | 1986-02-28 | 1987-09-07 | 株式会社東芝 | 断熱箱の受圧用治具 |
| JPH0810779B2 (ja) * | 1987-02-23 | 1996-01-31 | アンリツ株式会社 | 半導体レ−ザ |
| JPS63250886A (ja) * | 1987-04-08 | 1988-10-18 | Oki Electric Ind Co Ltd | 半導体レ−ザ素子の製造方法 |
| JPS63302585A (ja) * | 1987-06-02 | 1988-12-09 | Mitsubishi Electric Corp | 半導体レ−ザ装置 |
| JPH0646669B2 (ja) * | 1987-07-28 | 1994-06-15 | 日本電気株式会社 | 半導体レ−ザ及びその製造方法 |
| JPH01209777A (ja) * | 1988-02-17 | 1989-08-23 | Furukawa Electric Co Ltd:The | 半導体レーザ素子の製作方法 |
| JPH01238182A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | 半導体発光装置 |
| JPH0279486A (ja) * | 1988-09-14 | 1990-03-20 | Sharp Corp | 半導体レーザ素子 |
-
1990
- 1990-07-16 JP JP2189904A patent/JPH0474488A/ja active Pending
- 1990-12-12 GB GB9026955A patent/GB2247347B/en not_active Expired - Fee Related
-
1991
- 1991-01-07 US US07/638,333 patent/US5111471A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9026955D0 (en) | 1991-01-30 |
| GB2247347B (en) | 1995-01-18 |
| GB2247347A (en) | 1992-02-26 |
| US5111471A (en) | 1992-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5561681A (en) | Semiconductor laser | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP3256772B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH0474488A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
| JP4424223B2 (ja) | 半導体光素子 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JP2605478B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JP2538613B2 (ja) | 半導体レ―ザ及びその製造方法 | |
| JPS641072B2 (ja) | ||
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS6356982A (ja) | 半導体レ−ザ | |
| JPH08222809A (ja) | 半導体発光装置 | |
| JPH04261082A (ja) | 半導体レ−ザ装置 | |
| JPH02103989A (ja) | 半導体レーザアレイ及びその製造方法 | |
| JPS6396981A (ja) | 埋込み型半導体レ−ザ装置 | |
| JPH01268085A (ja) | 半導体レーザ | |
| JPH03225882A (ja) | 半導体レーザ |