JPH0475034A - アクティブマトリクス表示装置及びその製造方法 - Google Patents
アクティブマトリクス表示装置及びその製造方法Info
- Publication number
- JPH0475034A JPH0475034A JP2188773A JP18877390A JPH0475034A JP H0475034 A JPH0475034 A JP H0475034A JP 2188773 A JP2188773 A JP 2188773A JP 18877390 A JP18877390 A JP 18877390A JP H0475034 A JPH0475034 A JP H0475034A
- Authority
- JP
- Japan
- Prior art keywords
- bus wiring
- electrode
- gate bus
- additional capacitance
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、薄膜トランジスタ（以下ではｒＴＦＴ」と称
する）をスイッチング素子として有するアクティブマト
リクス表示装置に関する。
する）をスイッチング素子として有するアクティブマト
リクス表示装置に関する。
（従来の技術）
第３図（ａ）に従来のアクティブマトリクス表示装置に
用いられるアクティブマトリクス基板のノ断面図を示す
。このアクティブマトリクス基板は、ガラスからなる絶
縁性基板１２上に形成された絵素電極１０と、絵素電極
１０に接続されたＴＰＴ２０と、ＴＰＴ２０に接続され
たゲートバス配線２と、絵素電極１０に対回する付加容
量用電極３とを有する。第３図（ｂ）に第３図（ａ）の
基板のゲートバス配線２とソースバス配線１９との交差
部分に於けるソースバス配線１つに沿った断面図を示す
。第３図（ａ）及び（１））に示すアクティブマトリク
ス基板を製造工程に従って説明する。ガラス板からなる
絶縁性基板１２上の全面に、スパッタリング法によって
１０００〜４０００人の厚さのＴａ２０５からなるベー
スフート膜１が堆積され、次いで、ベースコート膜１上
には同様にスパッタリング法によって２０００〜４００
０人の厚さのＴａ金属膜が堆積される。このＴａ金属膜
をバターニングすることにより、ゲートバス配線２及び
付加容量用電極３が形成される。ゲートバス配線２の一
部が後に形成されるＴＰＴ２０のゲート電極として機能
する。
用いられるアクティブマトリクス基板のノ断面図を示す
。このアクティブマトリクス基板は、ガラスからなる絶
縁性基板１２上に形成された絵素電極１０と、絵素電極
１０に接続されたＴＰＴ２０と、ＴＰＴ２０に接続され
たゲートバス配線２と、絵素電極１０に対回する付加容
量用電極３とを有する。第３図（ｂ）に第３図（ａ）の
基板のゲートバス配線２とソースバス配線１９との交差
部分に於けるソースバス配線１つに沿った断面図を示す
。第３図（ａ）及び（１））に示すアクティブマトリク
ス基板を製造工程に従って説明する。ガラス板からなる
絶縁性基板１２上の全面に、スパッタリング法によって
１０００〜４０００人の厚さのＴａ２０５からなるベー
スフート膜１が堆積され、次いで、ベースコート膜１上
には同様にスパッタリング法によって２０００〜４００
０人の厚さのＴａ金属膜が堆積される。このＴａ金属膜
をバターニングすることにより、ゲートバス配線２及び
付加容量用電極３が形成される。ゲートバス配線２の一
部が後に形成されるＴＰＴ２０のゲート電極として機能
する。
次に、ゲートバス配線２及び付加容量用電極３の表面の
陽極酸化が行われ、ゲートバス配線２及び付加容量用電
極３の膜厚の約半分の部分がＴａ２０５の陽極酸化膜４
ａ及び４ｂに変えられる。陽極酸化膜４ａは、ゲートバ
ス配線２とこれに非導通状態で交差するソースバス配線
】９との間に絶縁不良が生じないように設けられる。ま
た、陽極酸化膜４ｂは、付加容量用電極３とソースバス
配線１９及び絵素電極１０との間に絶縁不良生がじない
ように設けられる。次に、基板１２上の全面に、１００
０〜５０００人の厚さのＳｉＮ、からなるゲート絶縁膜
５がプラズマＣＶＤ法により形成される。更に、基板１
２上の全面に、１００〜３００Ａの厚さの真性半導体ア
モルファスシリコン（以下ではｒａ−３ｉ（ｊ）Ｊと称
する）層、及び１０００〜５０００人の厚さのＳｉＮ、
層が順に積層され、この５ｊＮｘ層をフォトリングラフ
ィ法及びエツチングによってバターニングすることによ
り、保護絶縁膜７ａ及び第２の保護膜７Ｃが形成される
。保護絶縁膜７ａはその下層に位置するａ−３ｉ（ｉ）
層の後に半導体層６となる部分をエチャントから保護す
るために設けられている。
陽極酸化が行われ、ゲートバス配線２及び付加容量用電
極３の膜厚の約半分の部分がＴａ２０５の陽極酸化膜４
ａ及び４ｂに変えられる。陽極酸化膜４ａは、ゲートバ
ス配線２とこれに非導通状態で交差するソースバス配線
】９との間に絶縁不良が生じないように設けられる。ま
た、陽極酸化膜４ｂは、付加容量用電極３とソースバス
配線１９及び絵素電極１０との間に絶縁不良生がじない
ように設けられる。次に、基板１２上の全面に、１００
０〜５０００人の厚さのＳｉＮ、からなるゲート絶縁膜
５がプラズマＣＶＤ法により形成される。更に、基板１
２上の全面に、１００〜３００Ａの厚さの真性半導体ア
モルファスシリコン（以下ではｒａ−３ｉ（ｊ）Ｊと称
する）層、及び１０００〜５０００人の厚さのＳｉＮ、
層が順に積層され、この５ｊＮｘ層をフォトリングラフ
ィ法及びエツチングによってバターニングすることによ
り、保護絶縁膜７ａ及び第２の保護膜７Ｃが形成される
。保護絶縁膜７ａはその下層に位置するａ−３ｉ（ｉ）
層の後に半導体層６となる部分をエチャントから保護す
るために設けられている。
次に、ａ−３ｉ（ｉ）層及び保護絶縁膜７ａ及び第２の
保護膜７Ｃ上の全面に、１００−Ｚｏ。
保護膜７Ｃ上の全面に、１００−Ｚｏ。
０人の厚さのＰ（リン）をドープしたｎ０型ａ−３ｉ層
がプラズマＣＶＤ法によって堆積され、上記ａ−Ｓｉ（
ｉ）層及びｎ＋型ａ−３ｉ層が同時にバターニングされ
て、半導体層６及び簗１の保護膜６ｃ、並びにコンタク
ト層８ａ、８ｂ及び第３の保護膜８ｃが形成される。
がプラズマＣＶＤ法によって堆積され、上記ａ−Ｓｉ（
ｉ）層及びｎ＋型ａ−３ｉ層が同時にバターニングされ
て、半導体層６及び簗１の保護膜６ｃ、並びにコンタク
ト層８ａ、８ｂ及び第３の保護膜８ｃが形成される。
次に、Ｔｉ金屑層を基板１２上の全面に堆積させ、ごの
Ｔｉ金屑層をバターニングすることにより、ソースバス
配線１９、ソース電極９ａ及びドレイン電極９ｂが形成
される。以上によりＴＦＴ２０が完成する。更に、ＩＴ
○（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ）からなる５０
０〜３０００人の厚さの透明導電膜を堆積した後、これ
をフォトリソグラフィ法及びエツチングによってバター
ニングすることにより、絵素電極ｌＯが形成される。絵
素電極１０はＴＦＴ２０のドレイン電極９ｂに電気的に
接続されている。また、絵素電極１０は付加容量用電極
３上にも延びており、絵素電極１０と付加容量用電極３
とによって付加窓ｆｉ２１が構成される。
Ｔｉ金屑層をバターニングすることにより、ソースバス
配線１９、ソース電極９ａ及びドレイン電極９ｂが形成
される。以上によりＴＦＴ２０が完成する。更に、ＩＴ
○（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ）からなる５０
０〜３０００人の厚さの透明導電膜を堆積した後、これ
をフォトリソグラフィ法及びエツチングによってバター
ニングすることにより、絵素電極ｌＯが形成される。絵
素電極１０はＴＦＴ２０のドレイン電極９ｂに電気的に
接続されている。また、絵素電極１０は付加容量用電極
３上にも延びており、絵素電極１０と付加容量用電極３
とによって付加窓ｆｉ２１が構成される。
絵素電極１０と付加容量用電極３との開には、前述の陽
極酸化膜４ｂ及びゲート電極５が挟まれている。
極酸化膜４ｂ及びゲート電極５が挟まれている。
第３図（ｂ）に示すように、ゲートバス配線２とソース
バス配線１９との交差部分に於けるゲートバス配線２上
には、陽極酸化膜４ａ、 ゲート絶縁膜５、第１の保
護膜６ｃ、第２の保護膜７ｃ及び第３の保護膜８ｃが形
成されている。この５層の保護膜により、ゲートバス配
線２とソースバス配線１９との間の絶縁不良が防止され
ている。付加容量用電極３とソースバス配線１９との交
差部分でも、第３図（ｂ）と同様の５層の陽極酸化膜４
ｂ、 ゲート絶縁膜５、保護膜６ｃ、７ｃ、及び８ｃが
形成されている。
バス配線１９との交差部分に於けるゲートバス配線２上
には、陽極酸化膜４ａ、 ゲート絶縁膜５、第１の保
護膜６ｃ、第２の保護膜７ｃ及び第３の保護膜８ｃが形
成されている。この５層の保護膜により、ゲートバス配
線２とソースバス配線１９との間の絶縁不良が防止され
ている。付加容量用電極３とソースバス配線１９との交
差部分でも、第３図（ｂ）と同様の５層の陽極酸化膜４
ｂ、 ゲート絶縁膜５、保護膜６ｃ、７ｃ、及び８ｃが
形成されている。
（発明が解決しようとする課題）
このような従来のアクティブマトリクス表示装置では、
ゲートバス配線２及び付加容量用電極３とソースバス配
線１９との開の絶縁不良、及び付加容量用電極３にあっ
ては更に絵素電極１０との間の絶縁不良を防止するため
に、ゲートバス配線２及び付加容量用電極３上にそれぞ
れ陽極酸化膜４ａ及び４ｂが設けられている。ところが
、ゲートバス配線２及び付加容量用電極３として形成さ
れたＴａ金属層の約半分の層厚の部分が非導電性のＴａ
２０５となるため、ゲートバス配線２及び付加容量用電
極３の部分が減少してしまうことになる。従って、ゲー
トバス配線２及び付加容量用電極３の抵抗が大きくなる
。
ゲートバス配線２及び付加容量用電極３とソースバス配
線１９との開の絶縁不良、及び付加容量用電極３にあっ
ては更に絵素電極１０との間の絶縁不良を防止するため
に、ゲートバス配線２及び付加容量用電極３上にそれぞ
れ陽極酸化膜４ａ及び４ｂが設けられている。ところが
、ゲートバス配線２及び付加容量用電極３として形成さ
れたＴａ金属層の約半分の層厚の部分が非導電性のＴａ
２０５となるため、ゲートバス配線２及び付加容量用電
極３の部分が減少してしまうことになる。従って、ゲー
トバス配線２及び付加容量用電極３の抵抗が大きくなる
。
このような抵抗増大を避けるために、ゲートバス配線２
及び付加容量用電極３の幅又は層厚を大きくすることが
考えられる。しかし、ゲートバス配線２及び付加容量用
電極３の幅を大きくすると、開口率、即ち、表示画面全
体の面積に対する表示に寄与する絵素電極１０の総面積
の比率が低下するという問題点がある。また、ゲート／
ｚＨバス線２及び付加容量用電極３の層厚を大きくす
ると、ゲートバス配線２及び付加容量用電極３の段差上
に交差するソースバス配線１９の断線が生じ易くなると
いう問題点がある。また、ゲート）ＸＳバス線２のゲー
ト電極として機能する部分ではソース電極９ａの断切れ
が生じ易くなるという問題点がある。
及び付加容量用電極３の幅又は層厚を大きくすることが
考えられる。しかし、ゲートバス配線２及び付加容量用
電極３の幅を大きくすると、開口率、即ち、表示画面全
体の面積に対する表示に寄与する絵素電極１０の総面積
の比率が低下するという問題点がある。また、ゲート／
ｚＨバス線２及び付加容量用電極３の層厚を大きくす
ると、ゲートバス配線２及び付加容量用電極３の段差上
に交差するソースバス配線１９の断線が生じ易くなると
いう問題点がある。また、ゲート）ＸＳバス線２のゲー
ト電極として機能する部分ではソース電極９ａの断切れ
が生じ易くなるという問題点がある。
陽極酸化が行われると、ゲートバス配線２と陽極酸化膜
４ａとの層厚、及び付加容量用電極３と陽極酸化膜４ｂ
との層厚は、陽極酸化前のゲー） ／＜ス配線２及び付
加容量用電極３の約１．５倍の層厚となるので、ソース
バス配線１９の断線、及びソース電極９ａの断切れが更
に生じ易くなる。
４ａとの層厚、及び付加容量用電極３と陽極酸化膜４ｂ
との層厚は、陽極酸化前のゲー） ／＜ス配線２及び付
加容量用電極３の約１．５倍の層厚となるので、ソース
バス配線１９の断線、及びソース電極９ａの断切れが更
に生じ易くなる。
更に、陽極酸化膜４ｂを設けると、付加容量用電極３と
絵素電極１０との距離が大きくなるため、付加容量２１
の映像信号を保持する機能を十分発揮させるためには、
付加容量用電極３の面積を大きくすることが必要となる
。付加容量用電極３の面積が大きくなると表示画面の開
口率が小さくなるので、表示品位を保つためには強力な
バックライトを用いるなどの対策が必要となる。しかし
、バックライトを強力にすることは、ＴＦＴ２０の特性
の低下や寿命の短縮につながるので好ましくない。
絵素電極１０との距離が大きくなるため、付加容量２１
の映像信号を保持する機能を十分発揮させるためには、
付加容量用電極３の面積を大きくすることが必要となる
。付加容量用電極３の面積が大きくなると表示画面の開
口率が小さくなるので、表示品位を保つためには強力な
バックライトを用いるなどの対策が必要となる。しかし
、バックライトを強力にすることは、ＴＦＴ２０の特性
の低下や寿命の短縮につながるので好ましくない。
本発明はこのような問題点を解決するものであり、本発
明の目的は、ゲートバス配線及び付加容量用電極とソー
スバス配線との間の絶縁不良、及び付加容量用電極と絵
素電極との間の絶縁不良の発生を低減し得て、しかもソ
ースバス配線の断線が生ぜず、開口率が低減しないアク
ティブマトリクス表示装置を提供することである。本発
明の他の目的は、このようなアクティブマトリクス表示
装置を容易に製造し得る製造方法を提供することである
。
明の目的は、ゲートバス配線及び付加容量用電極とソー
スバス配線との間の絶縁不良、及び付加容量用電極と絵
素電極との間の絶縁不良の発生を低減し得て、しかもソ
ースバス配線の断線が生ぜず、開口率が低減しないアク
ティブマトリクス表示装置を提供することである。本発
明の他の目的は、このようなアクティブマトリクス表示
装置を容易に製造し得る製造方法を提供することである
。
（課題を解決するための手段）
本発明のアクティブマトリクス表示装置は、絶縁性基板
上に形成された絵素電極と、該絵素電極に接続された薄
膜トランジスタと、該薄膜トランジスタに接続されたゲ
ートバス配線と、を有するアクティブマトリクス表示装
置であって、該ゲートバス配線の両側面に陽極酸化膜が
形成されており、そのことによって上記目的が達成され
る。
上に形成された絵素電極と、該絵素電極に接続された薄
膜トランジスタと、該薄膜トランジスタに接続されたゲ
ートバス配線と、を有するアクティブマトリクス表示装
置であって、該ゲートバス配線の両側面に陽極酸化膜が
形成されており、そのことによって上記目的が達成され
る。
また、本発明のアクティブマトリクス表示装置は、絶縁
性基板上に形成された絵素電極と、該絵素電極に対向す
る付加容量用電極と、を有するアクティブマトリクス表
示装置であって、該付加容量用電極の両側面に陽極酸化
膜が形成されており、そのことによって上記目的が達成
される。
性基板上に形成された絵素電極と、該絵素電極に対向す
る付加容量用電極と、を有するアクティブマトリクス表
示装置であって、該付加容量用電極の両側面に陽極酸化
膜が形成されており、そのことによって上記目的が達成
される。
本発明のアクティブマトリクス表示装置の製造方法は、
絶縁性基板上にゲートバス配線を形成する工程と、該基
板上の全面にフォトレジストを塗布する工程と、該基板
の裏面から露光して、該ゲートバス配線の上面にフォト
レジストを形成する工程と、該ゲートバス配線の両側面
に陽極酸化膜を形成する工程と、を包含しており、その
ことによって上記目的が達成される。
絶縁性基板上にゲートバス配線を形成する工程と、該基
板上の全面にフォトレジストを塗布する工程と、該基板
の裏面から露光して、該ゲートバス配線の上面にフォト
レジストを形成する工程と、該ゲートバス配線の両側面
に陽極酸化膜を形成する工程と、を包含しており、その
ことによって上記目的が達成される。
また、本発明のアクティブマトリクス表示装置の製造方
法は、絶縁性基板上に付加容量用電極を形成する工程と
、該基板上の全面にフォトレジストを塗布する工程と、
該基板の裏面から露光して、該付加容量用電極の上面に
フォトレジストを形成する工程と、該付加容量用電極の
両側面に陽極酸化膜を形成する工程と、を包含しており
、そのことによって上記目的が達成される。
法は、絶縁性基板上に付加容量用電極を形成する工程と
、該基板上の全面にフォトレジストを塗布する工程と、
該基板の裏面から露光して、該付加容量用電極の上面に
フォトレジストを形成する工程と、該付加容量用電極の
両側面に陽極酸化膜を形成する工程と、を包含しており
、そのことによって上記目的が達成される。
（作用）
本発明のアクティブマトリクス表示装置に於いては、ゲ
ートバス配線及び付加容量用電極の両側面にのみ陽極酸
化膜が形成されている。ソースバス配線とゲートバス配
線及び付加容量用電極との間の絶縁不良、及び付加容量
用電極と絵素電極との間の絶縁不良は、ゲートバス配線
及び付加容量用電極の両側の肩の部分で生じるのが大半
である。
ートバス配線及び付加容量用電極の両側面にのみ陽極酸
化膜が形成されている。ソースバス配線とゲートバス配
線及び付加容量用電極との間の絶縁不良、及び付加容量
用電極と絵素電極との間の絶縁不良は、ゲートバス配線
及び付加容量用電極の両側の肩の部分で生じるのが大半
である。
従って、本発明のようにゲートバス配線及び付加容量用
電極の両側面に陽極酸化膜が形成されていれば、上述の
絶縁不良が防止される。また、ゲートバス配線及び付加
容量用電極の上面には陽極酸化ａは形成されていないの
で、ゲートバス配線及び付加容量用電極とソースバス配
線との交差部分に於いてソースバス配線の断線が生じな
い。また、付加容量用電極と絵素電極との距離を小さく
設定することができるので、付加容量用電極の幅を小さ
くすることができる。従って、開口率の大きな表示画面
を得ることができる。
電極の両側面に陽極酸化膜が形成されていれば、上述の
絶縁不良が防止される。また、ゲートバス配線及び付加
容量用電極の上面には陽極酸化ａは形成されていないの
で、ゲートバス配線及び付加容量用電極とソースバス配
線との交差部分に於いてソースバス配線の断線が生じな
い。また、付加容量用電極と絵素電極との距離を小さく
設定することができるので、付加容量用電極の幅を小さ
くすることができる。従って、開口率の大きな表示画面
を得ることができる。
本発明のアクティブマトリクス表示装置は、以下の製造
方法によって作製され得る。まず、ゲートバス配線及び
付加容量用電極の上面にレジストが裏面からの露光によ
って自己整合的に形成される。このレジストを用いて陽
極酸化を行うと、ゲートバス配線及び付加容量用電極の
両側面にのみ陽極酸化膜が形成される。次に、レジスト
を除去し、通常の工程を経て、本発明のアクティブマト
リクス表示装置が得られる。このような製造方法によれ
ば、ゲートバス配線及び付加容量用電極の上面は陽極酸
化されない。従って、ゲートバス配線及び付加容量用電
極は大きな層厚を有し、従来例のようにして作製された
ゲートバス配線及び付加容量用電極に比べ、同じ幅を有
しているにもかかわらず、低抵抗とすることができる。
方法によって作製され得る。まず、ゲートバス配線及び
付加容量用電極の上面にレジストが裏面からの露光によ
って自己整合的に形成される。このレジストを用いて陽
極酸化を行うと、ゲートバス配線及び付加容量用電極の
両側面にのみ陽極酸化膜が形成される。次に、レジスト
を除去し、通常の工程を経て、本発明のアクティブマト
リクス表示装置が得られる。このような製造方法によれ
ば、ゲートバス配線及び付加容量用電極の上面は陽極酸
化されない。従って、ゲートバス配線及び付加容量用電
極は大きな層厚を有し、従来例のようにして作製された
ゲートバス配線及び付加容量用電極に比べ、同じ幅を有
しているにもかかわらず、低抵抗とすることができる。
（実施例）
本発明の実施例について以下に説明する。第１図（ａ）
に本実施例のアクティブマトリクス表示装置の一例に用
いられるアクティブマトリクス基板の断面図を示す。第
１図（ａ）に示すアクティブマトリクス基板は、ガラス
からなる絶縁性基板１２上に形成された絵素電極１０と
、絵素電極１０に接続されたＴＦＴ２０と、ＴＦＴ２０
に接続されたゲートバス配線２と、絵素電極１０に対向
する付加容量用電極３とを有する。ゲートバス配線２の
一部がＴＦＴ２０のゲート電極として機能している。本
実施例ではゲートバス配線２上には陽極酸化膜は設けら
れておらず、ゲートバス配線２の両側面にのみ陽極酸化
膜４ａ、４ａが設けられている。同様に、付加容量用電
極３上には陽極酸化膜は設けられておらず、付加容量用
電極３の両側面にのみ陽極酸化膜４ｂ、４ｂが設けられ
ている。
に本実施例のアクティブマトリクス表示装置の一例に用
いられるアクティブマトリクス基板の断面図を示す。第
１図（ａ）に示すアクティブマトリクス基板は、ガラス
からなる絶縁性基板１２上に形成された絵素電極１０と
、絵素電極１０に接続されたＴＦＴ２０と、ＴＦＴ２０
に接続されたゲートバス配線２と、絵素電極１０に対向
する付加容量用電極３とを有する。ゲートバス配線２の
一部がＴＦＴ２０のゲート電極として機能している。本
実施例ではゲートバス配線２上には陽極酸化膜は設けら
れておらず、ゲートバス配線２の両側面にのみ陽極酸化
膜４ａ、４ａが設けられている。同様に、付加容量用電
極３上には陽極酸化膜は設けられておらず、付加容量用
電極３の両側面にのみ陽極酸化膜４ｂ、４ｂが設けられ
ている。
第１図（ｂ）に第１図（ａ）の基板のゲートバス配線２
とソースバス配線１９との交差部分に於けるソースバス
配線１９に沿った断面図を示す。
とソースバス配線１９との交差部分に於けるソースバス
配線１９に沿った断面図を示す。
本実施例を製造工程に従って説明する。ガラス板からな
る絶縁性基板１２上の全面に、スパッタリング法によっ
て３０００人の厚さのＴａ２’ｓからなるベースコート
膜１を堆積し、次いで、ベースコート膜１上に、同様に
スパッタリング法によって３０００人の厚さのＴａ金属
膜を堆積した。このＴａ金属膜をフォトリングラフィ法
及びエツチングによってバターニングすることにより、
ゲートバス配線２及び付加容量用電極３を形成した。
る絶縁性基板１２上の全面に、スパッタリング法によっ
て３０００人の厚さのＴａ２’ｓからなるベースコート
膜１を堆積し、次いで、ベースコート膜１上に、同様に
スパッタリング法によって３０００人の厚さのＴａ金属
膜を堆積した。このＴａ金属膜をフォトリングラフィ法
及びエツチングによってバターニングすることにより、
ゲートバス配線２及び付加容量用電極３を形成した。
次に、第２図（ａ）に示すように、ゲートバス配線２及
び付加容量用電極３上の全面にポジ型フォトレジスト１
３を塗布した。次に、基板１２の裏面から露光を行い、
ゲートバス配線２及び付加容量用電極３上にフォトレジ
スト１３を自己整合的に形成した（第２図（ｂ））。
び付加容量用電極３上の全面にポジ型フォトレジスト１
３を塗布した。次に、基板１２の裏面から露光を行い、
ゲートバス配線２及び付加容量用電極３上にフォトレジ
スト１３を自己整合的に形成した（第２図（ｂ））。
次に、ゲートバス配線２及び付加容量用電極３の陽極酸
化を行ない、ゲートバス配線２及び付加容量用電極３の
両側面にＴａ２０５の陽極酸化膜４ａ及び４ｂを形成し
た。次に、フォトレジスト１３を除去した後、基板１２
上の全面に、３０００人の厚さのＳｉＮ工からなるゲー
ト絶縁Ｍ５をプラズマＣＶＤ法により形成した。更に、
基板１２上の全面に、３００人の厚さのａ−３ｔ（ｉ）
層、及び３０００人の厚さのＳ ｓ Ｎ ｘ層を順に積
層し、このＳｆＮ工層をフォトリソグラフィ法及びエツ
チングによってバターニングすることにより、保護絶縁
膜７ａ（第１図（ａ））及び第２の保護膜７Ｃ（第１図
（ｂ））を形成した。保護絶縁膜７ａは、その下層に位
置するａ−５ｔ（ｉ）層の後に半導体層６となる部分を
エチャントから保護するために設けられている。
化を行ない、ゲートバス配線２及び付加容量用電極３の
両側面にＴａ２０５の陽極酸化膜４ａ及び４ｂを形成し
た。次に、フォトレジスト１３を除去した後、基板１２
上の全面に、３０００人の厚さのＳｉＮ工からなるゲー
ト絶縁Ｍ５をプラズマＣＶＤ法により形成した。更に、
基板１２上の全面に、３００人の厚さのａ−３ｔ（ｉ）
層、及び３０００人の厚さのＳ ｓ Ｎ ｘ層を順に積
層し、このＳｆＮ工層をフォトリソグラフィ法及びエツ
チングによってバターニングすることにより、保護絶縁
膜７ａ（第１図（ａ））及び第２の保護膜７Ｃ（第１図
（ｂ））を形成した。保護絶縁膜７ａは、その下層に位
置するａ−５ｔ（ｉ）層の後に半導体層６となる部分を
エチャントから保護するために設けられている。
次に、ａ−３ｉ（ｆ）層及び保護絶縁膜７ａ及び第２の
保護膜７ｃ上の全面に、ｌｏＣＩＱ人の厚さのＰ（リン
）をドープしたｎ＋型ａ−Ｓｉ層をプラズマＣＶＤ法に
よって堆積し、上記ａ−３ｉ（１）層及びｎ ＋型ａ−
ＳＬ層を同時にバターニングして、半導体層６（第１図
（ａ）及び第１の保護膜６ｃ（第１図（ｂ））、並びに
コンタクト層８ａ、ｓｂ（第１図（ａ））及び第３の保
護膜８ｃ（第１図（ｂ））を形成した。
保護膜７ｃ上の全面に、ｌｏＣＩＱ人の厚さのＰ（リン
）をドープしたｎ＋型ａ−Ｓｉ層をプラズマＣＶＤ法に
よって堆積し、上記ａ−３ｉ（１）層及びｎ ＋型ａ−
ＳＬ層を同時にバターニングして、半導体層６（第１図
（ａ）及び第１の保護膜６ｃ（第１図（ｂ））、並びに
コンタクト層８ａ、ｓｂ（第１図（ａ））及び第３の保
護膜８ｃ（第１図（ｂ））を形成した。
次に、Ｔ１金属層を基板１２上の全面に３０００Ａの厚
さに堆積させ、このＴｉ金属層をバターニングすること
により、ソースバス配線１９、ソース電極９ａ及びドレ
イン電極９ｂを形成した。
さに堆積させ、このＴｉ金属層をバターニングすること
により、ソースバス配線１９、ソース電極９ａ及びドレ
イン電極９ｂを形成した。
以上によりＴＦＴ２０が得られる。更に、ＩＴＯからな
る５００人の厚さの透明導電膜を堆積した後、これをフ
ォトリソグラフィ法及びエツチングによってバターニン
グすることにより、絵素電極１０を形成した。絵素電極
１０はＴＦＴ２０のドレイン電極９ｂに電気的に接続さ
れている。また、絵素電極１０は付加容量用電極３上に
も延びており、絵素電極１０と付加容量用電極３とによ
って付加容Ｒ２１が構成される。絵素電極１０と付加容
量用電極３との間には、ゲート電極５のみが挟まれてい
る。また、第１図（ｂ）に示すように、ソースバス配線
１９の断線が生じた場合に備えて、ＩＴＯからなる透明
導電膜をソースバス配線１９上にも残した。次に、基板
１２上に保護膜１１を形成した。
る５００人の厚さの透明導電膜を堆積した後、これをフ
ォトリソグラフィ法及びエツチングによってバターニン
グすることにより、絵素電極１０を形成した。絵素電極
１０はＴＦＴ２０のドレイン電極９ｂに電気的に接続さ
れている。また、絵素電極１０は付加容量用電極３上に
も延びており、絵素電極１０と付加容量用電極３とによ
って付加容Ｒ２１が構成される。絵素電極１０と付加容
量用電極３との間には、ゲート電極５のみが挟まれてい
る。また、第１図（ｂ）に示すように、ソースバス配線
１９の断線が生じた場合に備えて、ＩＴＯからなる透明
導電膜をソースバス配線１９上にも残した。次に、基板
１２上に保護膜１１を形成した。
上述のようにして得られたアクティブマトリクス基板と
、対向電極等が形成された対向基板（図示せず）との間
に、表示媒体として液晶を封入し、本実施例のアクティ
ブマトリクス表示装置を得た。
、対向電極等が形成された対向基板（図示せず）との間
に、表示媒体として液晶を封入し、本実施例のアクティ
ブマトリクス表示装置を得た。
本実施例では、ゲートバス配線２及び付加容量用電極３
の両側面にのみ陽極酸化膜４ａ及び４ｂが形成されてい
るので、ゲートバス配線２及び付加容量用電極３の両側
の肩の部分で生じるソースバス配線とゲートバス配線及
び付加容量用電極との間の絶縁不良、及び付加容量用電
極と絵素電極との開の絶縁不良が防止される。
の両側面にのみ陽極酸化膜４ａ及び４ｂが形成されてい
るので、ゲートバス配線２及び付加容量用電極３の両側
の肩の部分で生じるソースバス配線とゲートバス配線及
び付加容量用電極との間の絶縁不良、及び付加容量用電
極と絵素電極との開の絶縁不良が防止される。
第１図（ｂ）に示すように、ゲートバス配線２とソース
バス配線１９との交差部分に於けるゲートバス配！！！
２上には、ゲート絶縁膜５、第１の保護膜６ｃ、第２の
保護膜７ｃ及び第３の保護膜８Ｃが形成されている。付
加容量用電極３とソースバス配線１９との交差部分でも
、第１図（ｂ）と同様の４層の陽極酸化膜４ｂ、ゲート
絶縁膜５、保護膜６Ｃｓ７ｃ、及び８ｃが形成されてい
る。
バス配線１９との交差部分に於けるゲートバス配！！！
２上には、ゲート絶縁膜５、第１の保護膜６ｃ、第２の
保護膜７ｃ及び第３の保護膜８Ｃが形成されている。付
加容量用電極３とソースバス配線１９との交差部分でも
、第１図（ｂ）と同様の４層の陽極酸化膜４ｂ、ゲート
絶縁膜５、保護膜６Ｃｓ７ｃ、及び８ｃが形成されてい
る。
本実施例では、前述の従来例のように、ゲートバス配線
２及び付加容量用電極３上には陽極酸化膜は形成されて
いないので、ゲートバス配線２及び付加容量用電極３と
ソースバス配線１９との交差部分に於いてソースバス配
線１９の断線が生じ難くなっている。また、付加容量用
電極３と絵素電極１０との距離を小さく設定することが
できるので、付加容量用電極３の幅を小さくすることが
できる。従って、開口率の大きな表示画面を得ることが
できる。
２及び付加容量用電極３上には陽極酸化膜は形成されて
いないので、ゲートバス配線２及び付加容量用電極３と
ソースバス配線１９との交差部分に於いてソースバス配
線１９の断線が生じ難くなっている。また、付加容量用
電極３と絵素電極１０との距離を小さく設定することが
できるので、付加容量用電極３の幅を小さくすることが
できる。従って、開口率の大きな表示画面を得ることが
できる。
本実施例のアクティブマトリクス表示装置の製造方法に
よれば、ゲートバス配線２及び付加容量用電極３の両側
面に陽極酸化膜４ａ、４ｂを自己整合的に形成すること
−ができる。また、本実施例の製造方法によれば、ゲー
トバス配線２及び付加容量用電極３の上面は陽極酸化さ
れない。従って、ゲートバス配線２及び付加容量用電極
３の層厚を大きくすることができ、従来例のようにして
作製されたゲートバス配線及び付加容量用電極に比べ、
同じ幅を有しているにもかかわらず、低抵抗とすること
ができる。
よれば、ゲートバス配線２及び付加容量用電極３の両側
面に陽極酸化膜４ａ、４ｂを自己整合的に形成すること
−ができる。また、本実施例の製造方法によれば、ゲー
トバス配線２及び付加容量用電極３の上面は陽極酸化さ
れない。従って、ゲートバス配線２及び付加容量用電極
３の層厚を大きくすることができ、従来例のようにして
作製されたゲートバス配線及び付加容量用電極に比べ、
同じ幅を有しているにもかかわらず、低抵抗とすること
ができる。
本実施例ではゲートバス配線２の一部がゲート電極とし
て機能している例について説明したが、ゲート電極がゲ
ートバス配線から分岐している場合にも本発明を適用す
ることができる。この場合には、陽極酸化膜は分岐した
ゲート電極の両側面にも形成される。
て機能している例について説明したが、ゲート電極がゲ
ートバス配線から分岐している場合にも本発明を適用す
ることができる。この場合には、陽極酸化膜は分岐した
ゲート電極の両側面にも形成される。
（発明の効果）
本発明のアクティブマトリクス表示装置に於いては、陽
極酸化膜をゲートバス配線及び付加容量用電極の両側面
に設けたことにより、ゲートバス配線とソースバス配線
との間の絶縁不良、及び付加容量用電極と絵素電極との
間の絶縁不良が低減されている。また、ソースバス配線
の断線も生じない。更に、付加容量用電極の幅を小さ（
することができるので、表示画面の開口率を大きくする
ことができる。従って、本発明のアクティブマトリクス
表示装置は高い画像品位を有し、しかも高い製造歩留り
で製造することができる。
極酸化膜をゲートバス配線及び付加容量用電極の両側面
に設けたことにより、ゲートバス配線とソースバス配線
との間の絶縁不良、及び付加容量用電極と絵素電極との
間の絶縁不良が低減されている。また、ソースバス配線
の断線も生じない。更に、付加容量用電極の幅を小さ（
することができるので、表示画面の開口率を大きくする
ことができる。従って、本発明のアクティブマトリクス
表示装置は高い画像品位を有し、しかも高い製造歩留り
で製造することができる。
また、本発明のアクティブマトリクス表示装置の製造方
法では、陽極酸化膜を自己整合的に形成することができ
るので、上述のアクティブマトリクス表示装置を比較的
筒車な工程で製造することができる。また、本発明の製
造方法によれば、ゲートバス配線及び付加容量用電極の
抵抗を低減することができるので、その幅を小さくする
ことができ、開口率の大きなアクティブマトリクス表示
装置を得ることができる。
法では、陽極酸化膜を自己整合的に形成することができ
るので、上述のアクティブマトリクス表示装置を比較的
筒車な工程で製造することができる。また、本発明の製
造方法によれば、ゲートバス配線及び付加容量用電極の
抵抗を低減することができるので、その幅を小さくする
ことができ、開口率の大きなアクティブマトリクス表示
装置を得ることができる。
４、 のヨ単な脱Ｂ
第１図（ａ）は本発明のアクティブマトリクス表示装置
の一実施例を構成するアクティブマトリクス基板の断面
図、第１図（ｂ）は第１図（ａ）の基板に於けるゲート
バス配線及びソースバス配線の交差部分の断面図、第２
図（ａ）及び（１））は第１図（ａ）の基板の製造工程
に於けるフォトレジスト形成工程を示す図、第３図（ａ
）は従来のアクティブマトリクス基板の断面図、第３図
（ｂ）は第３図（ａ）の基板に於けるゲートバス配線及
びソースバス配線の交差部分の断面図である。
の一実施例を構成するアクティブマトリクス基板の断面
図、第１図（ｂ）は第１図（ａ）の基板に於けるゲート
バス配線及びソースバス配線の交差部分の断面図、第２
図（ａ）及び（１））は第１図（ａ）の基板の製造工程
に於けるフォトレジスト形成工程を示す図、第３図（ａ
）は従来のアクティブマトリクス基板の断面図、第３図
（ｂ）は第３図（ａ）の基板に於けるゲートバス配線及
びソースバス配線の交差部分の断面図である。
１・・・ベースコート膜、２・・・ケートハス配線、３
・・・付加容量用電極、４ａ、４ｂ・・・陽極酸化膜、
５・・・ゲート絶縁膜、６・・・半導体層、７ａ・・・
保護絶縁膜、８ ａ、 ８ ｂ−＝コンタクト層、９
ａ・・・ソース電極、９ｂ・・・ドレイン電極、１０・
・・絵素電極、１１・・・保護膜、１２・・・絶縁性基
板、１３・・・フォトレジスト、１９・・・ソースバス
配線、２０・・・ＴＦＴ、２１・・・付加容量。
・・・付加容量用電極、４ａ、４ｂ・・・陽極酸化膜、
５・・・ゲート絶縁膜、６・・・半導体層、７ａ・・・
保護絶縁膜、８ ａ、 ８ ｂ−＝コンタクト層、９
ａ・・・ソース電極、９ｂ・・・ドレイン電極、１０・
・・絵素電極、１１・・・保護膜、１２・・・絶縁性基
板、１３・・・フォトレジスト、１９・・・ソースバス
配線、２０・・・ＴＦＴ、２１・・・付加容量。
以上
Claims (1)
- 【特許請求の範囲】 １、絶縁性基板上に形成された絵素電極と、該絵素電極
に接続された薄膜トランジスタと、該薄膜トランジスタ
に接続されたゲートバス配線と、を有するアクティブマ
トリクス表示装置であって、該ゲートバス配線の両側面
に陽極酸化膜が形成されているアクティブマトリクス表
示装置。 ２、絶縁性基板上に形成された絵素電極と、該絵素電極
に対向する付加容量用電極と、を有するアクティブマト
リクス表示装置であって、 該付加容量用電極の両側面に陽極酸化膜が形成されてい
るアクティブマトリクス表示装置。 ３、絶縁性基板上にゲートバス配線を形成する工程と、 該基板上の全面にフォトレジストを塗布する工程と、 該基板の裏面から露光して、該ゲートバス配線の上面に
フォトレジストを形成する工程と、該ゲートバス配線の
両側面に陽極酸化膜を形成する工程と、 を包含する請求項１に記載のアクティブマトリクス表示
装置の製造方法。 ４、絶縁性基板上に付加容量用電極を形成する工程と、 該基板上の全面にフォトレジストを塗布する工程と、 該基板の裏面から露光して、該付加容量用電極の上面に
フォトレジストを形成する工程と、該付加容量用電極の
両側面に陽極酸化膜を形成する工程と、 を包含する請求項２に記載のアクティブマトリクス表示
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188773A JPH0475034A (ja) | 1990-07-17 | 1990-07-17 | アクティブマトリクス表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188773A JPH0475034A (ja) | 1990-07-17 | 1990-07-17 | アクティブマトリクス表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0475034A true JPH0475034A (ja) | 1992-03-10 |
Family
ID=16229530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188773A Pending JPH0475034A (ja) | 1990-07-17 | 1990-07-17 | アクティブマトリクス表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0475034A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05119343A (ja) * | 1991-10-25 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2012128449A (ja) * | 1999-09-07 | 2012-07-05 | Japan Display East Co Ltd | 液晶表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237525A (ja) * | 1988-03-17 | 1989-09-22 | Seikosha Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPH0248639A (ja) * | 1988-08-10 | 1990-02-19 | Sharp Corp | 透過型アクティブマトリクス液晶表示装置 |
-
1990
- 1990-07-17 JP JP2188773A patent/JPH0475034A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01237525A (ja) * | 1988-03-17 | 1989-09-22 | Seikosha Co Ltd | 薄膜トランジスタアレイの製造方法 |
| JPH0248639A (ja) * | 1988-08-10 | 1990-02-19 | Sharp Corp | 透過型アクティブマトリクス液晶表示装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05119343A (ja) * | 1991-10-25 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2012128449A (ja) * | 1999-09-07 | 2012-07-05 | Japan Display East Co Ltd | 液晶表示装置 |
| US8648989B2 (en) | 1999-09-07 | 2014-02-11 | Japan Display Inc. | Liquid crystal display device |
| US8964155B2 (en) | 1999-09-07 | 2015-02-24 | Japan Display Inc. | Liquid crystal display device |
| US9488883B2 (en) | 1999-09-07 | 2016-11-08 | Japan Display Inc. | Liquid crystal display device |
| US9632370B2 (en) | 1999-09-07 | 2017-04-25 | Japan Display Inc. | Liquid crystal display device |
| US9857643B2 (en) | 1999-09-07 | 2018-01-02 | Japan Display Inc. | Liquid crystal display device |
| US10139687B2 (en) | 1999-09-07 | 2018-11-27 | Japan Display Inc. | Liquid crystal display device |
| US10634961B2 (en) | 1999-09-07 | 2020-04-28 | Japan Display Inc. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2780673B2 (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| US5194136A (en) | Process for making a display panel | |
| JP2000214481A (ja) | 液晶表示装置およびその製造方法 | |
| TW200407643A (en) | Substrate for liquid crystal display and liquid crystal display having the same | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JPH0475034A (ja) | アクティブマトリクス表示装置及びその製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH0820643B2 (ja) | アクティブマトリクス表示装置 | |
| JPH10268346A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3370463B2 (ja) | マトリックス型表示装置 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JPH06160877A (ja) | 薄膜配線構造及びそれを用いた液晶表示装置 | |
| JP2690404B2 (ja) | アクティブマトリクス基板 | |
| JP2846681B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| JPH0611728A (ja) | 液晶表示装置およびその製造方法 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH04253031A (ja) | 液晶表示装置の製造方法 | |
| JPH11212119A (ja) | Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置 |