JPH0476092B2 - - Google Patents
Info
- Publication number
- JPH0476092B2 JPH0476092B2 JP59105195A JP10519584A JPH0476092B2 JP H0476092 B2 JPH0476092 B2 JP H0476092B2 JP 59105195 A JP59105195 A JP 59105195A JP 10519584 A JP10519584 A JP 10519584A JP H0476092 B2 JPH0476092 B2 JP H0476092B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating film
- liquid crystal
- crystal display
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は液晶表示素子の製造方法に関し、各表
示電極に電気絶縁性薄膜を介して電気信号が与え
られる構成を有する液晶表示の製造方法に関す
る。
示電極に電気絶縁性薄膜を介して電気信号が与え
られる構成を有する液晶表示の製造方法に関す
る。
背景技術
第１図は先行技術に従う典型的な液晶表示素子
の基板１の一部分の平面図であり、第２図は第１
図の一部分の斜視図である。基板１上には複数の
第１導電体２がパターン形成され、その表面に第
１絶縁膜３が2000Å〜4000Åの厚みで形成されて
いる。第１絶縁膜３を選択的に被覆するように、
複数の第２導電体４が形成されるが、第１導電体
２と第２導電体４との間には第２絶縁膜５が300
Å〜700Åの厚みで形成されている。ここで第２
導電体４と第２絶縁膜５と第１導電体２とは、い
わゆる金属−絶縁膜−金属構造を有する非線型抵
抗素子（Metal−Insulator−Metal素子、以後
MIM素子と略称する）６を形成するようにされ
ている。
の基板１の一部分の平面図であり、第２図は第１
図の一部分の斜視図である。基板１上には複数の
第１導電体２がパターン形成され、その表面に第
１絶縁膜３が2000Å〜4000Åの厚みで形成されて
いる。第１絶縁膜３を選択的に被覆するように、
複数の第２導電体４が形成されるが、第１導電体
２と第２導電体４との間には第２絶縁膜５が300
Å〜700Åの厚みで形成されている。ここで第２
導電体４と第２絶縁膜５と第１導電体２とは、い
わゆる金属−絶縁膜−金属構造を有する非線型抵
抗素子（Metal−Insulator−Metal素子、以後
MIM素子と略称する）６を形成するようにされ
ている。
次に第２導電体４に電気的に接続するように表
示電極７が形成される。このような工程を経て液
晶表示素子が製造されるが、上述のようなMIM
素子６を含む液晶表示素子を以後、MIM型液晶
表示素子と略称する。
示電極７が形成される。このような工程を経て液
晶表示素子が製造されるが、上述のようなMIM
素子６を含む液晶表示素子を以後、MIM型液晶
表示素子と略称する。
このようなMIM型液晶表示素子の製造におい
ては２つの大きな問題点が含まれている。第１点
目はマスク合せ精度に関する問題であり、第２点
目は表示電極７の大きさに関する問題である。ま
ず第１点目のマスク合せ精度に関する問題につい
て述べる。第１図示のように表示電極７の配列ピ
ツチＬ１が200μｍ〜600μｍであれば各表示電極
７の間の間隔Ｌ２は20μｍ〜60μｍである。また
第２導電体４などのパターン形成時におけるマス
ク合せ精度は、形成される最細線の幅の1/4〜1/1
０の精度が要求される。したがつて各表示電極７
のピツチＬ１が200μｍ〜600μｍならば、この場
合のマスク合せ精度は2μｍ〜6μｍの精度が要求
される。
ては２つの大きな問題点が含まれている。第１点
目はマスク合せ精度に関する問題であり、第２点
目は表示電極７の大きさに関する問題である。ま
ず第１点目のマスク合せ精度に関する問題につい
て述べる。第１図示のように表示電極７の配列ピ
ツチＬ１が200μｍ〜600μｍであれば各表示電極
７の間の間隔Ｌ２は20μｍ〜60μｍである。また
第２導電体４などのパターン形成時におけるマス
ク合せ精度は、形成される最細線の幅の1/4〜1/1
０の精度が要求される。したがつて各表示電極７
のピツチＬ１が200μｍ〜600μｍならば、この場
合のマスク合せ精度は2μｍ〜6μｍの精度が要求
される。
従来、MIM素子を含まない液晶表示素子の製
造に用いられていたフオトリソグラフイツク技術
のマスク合せ精度は数10μｍであり、この精度で
はMIM型液晶表示素子の製造に適さなくなつて
いた。したがつて大規模集積回路を製造する際に
用いられている高精度のフオトリソグラフイツク
技術が用いられており、MIM型液晶表示素子製
造のコストアツプの要因の一つであつた。
造に用いられていたフオトリソグラフイツク技術
のマスク合せ精度は数10μｍであり、この精度で
はMIM型液晶表示素子の製造に適さなくなつて
いた。したがつて大規模集積回路を製造する際に
用いられている高精度のフオトリソグラフイツク
技術が用いられており、MIM型液晶表示素子製
造のコストアツプの要因の一つであつた。
第２点目の表示電極７の大きさの問題について
述べる。従来技術でMIM型液晶表示素子を製造
するとき、第１図示のように第１導電体を表示電
極７の間に配設しなくてはならなかつた。したが
つて表示電極７の大きさに制限が課せられている
という問題があつた。
述べる。従来技術でMIM型液晶表示素子を製造
するとき、第１図示のように第１導電体を表示電
極７の間に配設しなくてはならなかつた。したが
つて表示電極７の大きさに制限が課せられている
という問題があつた。
上述の問題点と同様な問題点を有する他の従来
例として、特開昭57−182779（以下、第２従来例）
が挙げられる。
例として、特開昭57−182779（以下、第２従来例）
が挙げられる。
第２従来例は、透明電極、絶縁膜およびMIM
素子がこの順序で形成された構成を示しており、
前記透明電極は絶縁膜に設けられたスルーホール
を通じてMIM素子を構成する金属の一方と電気
的に接続される構成が示されている。この従来例
でも開口率が低く、過度に高い位置合わせ精度を
要するという問題点を有している。
素子がこの順序で形成された構成を示しており、
前記透明電極は絶縁膜に設けられたスルーホール
を通じてMIM素子を構成する金属の一方と電気
的に接続される構成が示されている。この従来例
でも開口率が低く、過度に高い位置合わせ精度を
要するという問題点を有している。
目 的
本発明の第１の目的は、製造時における精度を
格段に高くする必要がなく、製造時の歩留りが向
上され、製造コストの低減を図ることができる改
良された液晶表示素子の製造方法を提供すること
であり、第２の目的は、表示電極の面積を大きく
して表示画面上における表示電極の占める面積の
割合を大きくすることができ、したがつて表示品
位の高い、電気絶縁性薄膜を介在する回路を含む
液晶表示素子の製造方法を提供することである。
格段に高くする必要がなく、製造時の歩留りが向
上され、製造コストの低減を図ることができる改
良された液晶表示素子の製造方法を提供すること
であり、第２の目的は、表示電極の面積を大きく
して表示画面上における表示電極の占める面積の
割合を大きくすることができ、したがつて表示品
位の高い、電気絶縁性薄膜を介在する回路を含む
液晶表示素子の製造方法を提供することである。
発明の構成
本発明は、下記Ａ工程〜Ｅ工程を含むことを特
徴とする液晶表示素子の製造方法である。
徴とする液晶表示素子の製造方法である。
Ａ 基板上で金属材料から形成された複数の帯状
の第１導電体上の予め定める複数の形成領域を
それぞれ被覆して電気絶縁性被膜を形成する。
の第１導電体上の予め定める複数の形成領域を
それぞれ被覆して電気絶縁性被膜を形成する。
Ｂ 第１導電体の前記電気絶縁性被膜で被覆され
た形成領域以外の残余の領域を陽極酸化法にて
酸化し、その表面に第１の膜厚で第１絶縁膜を
形成する。
た形成領域以外の残余の領域を陽極酸化法にて
酸化し、その表面に第１の膜厚で第１絶縁膜を
形成する。
Ｃ 各電気絶縁性被膜を第１導電体上から除去
し、前記各形成領域の第１導電体を陽極酸化法
にて酸化し、その各表面に前記第１の膜厚より
小さな第２の膜厚で第２絶縁膜をそれぞれ形成
する。
し、前記各形成領域の第１導電体を陽極酸化法
にて酸化し、その各表面に前記第１の膜厚より
小さな第２の膜厚で第２絶縁膜をそれぞれ形成
する。
Ｄ 各第２絶縁膜をそれぞれ被覆して複数の第２
導電体を形成し、各形成領域毎にMIM素子を
構成する。
導電体を形成し、各形成領域毎にMIM素子を
構成する。
Ｅ 第２導電体を被覆して表示電極を形成する。
本発明において製造時にマスク合わせ精度に詳
しさを要するのは、第１絶縁膜を被覆して第２導
電体を形成するときと、透孔を被覆して表示電極
を形成するときとである。前者のときは、第２導
電体は第１絶縁膜を被覆できればよく、マスク合
わせ精度は数十μｍで充分である。また後者の場
合は表示電極は透孔を被覆できればよいので、マ
スク合わせ精度が数百μｍで充分である。すなわ
ち本発明では、過度に高精度の製造技術を用いる
必要が解消され、従来から用いられているマスク
合わせ精度が数十μｍのフオトリソグラフイツク
技術で充分であり、この点において製造工程を簡
略化できるという効果を有している。
しさを要するのは、第１絶縁膜を被覆して第２導
電体を形成するときと、透孔を被覆して表示電極
を形成するときとである。前者のときは、第２導
電体は第１絶縁膜を被覆できればよく、マスク合
わせ精度は数十μｍで充分である。また後者の場
合は表示電極は透孔を被覆できればよいので、マ
スク合わせ精度が数百μｍで充分である。すなわ
ち本発明では、過度に高精度の製造技術を用いる
必要が解消され、従来から用いられているマスク
合わせ精度が数十μｍのフオトリソグラフイツク
技術で充分であり、この点において製造工程を簡
略化できるという効果を有している。
また本発明で用いられるスイツチング素子とし
てのMIM素子において、表示電極と第２導電体
とはMIM素子の占有面積のほぼ全面積において
接触し、両者の電気的接続に関する信頼性が格段
に向上している。
てのMIM素子において、表示電極と第２導電体
とはMIM素子の占有面積のほぼ全面積において
接触し、両者の電気的接続に関する信頼性が格段
に向上している。
また第１導電体とMIM素子とを表示電極の下
に形成したので、液晶表示素子の有効表示領域に
対する表示電極の全面積の緩和の割合すなわち開
口率を格段に向上している。
に形成したので、液晶表示素子の有効表示領域に
対する表示電極の全面積の緩和の割合すなわち開
口率を格段に向上している。
実施例
第３図は本発明に従う液晶表示素子の一部断面
を示す斜視図であり、第４図は第３図の基板１０
の一部分の平面図であり、第５図は第４図の一部
分の斜視図である。第３図において基板１０，１
０ａは互いに平行で対向するように配置される。
基板１０上には第１導電体１１が形成され、第１
導電体１１上には後述するMIM素子１２と表示
電極１３とを含む複数の回路が構成されている。
さらにその上に配向膜１４が形成される。
を示す斜視図であり、第４図は第３図の基板１０
の一部分の平面図であり、第５図は第４図の一部
分の斜視図である。第３図において基板１０，１
０ａは互いに平行で対向するように配置される。
基板１０上には第１導電体１１が形成され、第１
導電体１１上には後述するMIM素子１２と表示
電極１３とを含む複数の回路が構成されている。
さらにその上に配向膜１４が形成される。
基板１０ａの表面には、第１導電体１１の延在
方向（第４図の上下方向）とは垂直な方向に平行
して延びる複数の帯状電極１５が形成されてい
る。各帯状電極１５は、基板１０上の各表示電極
１３に対向するように配置され、各帯状電極１５
と各表示電極１３とによつてドツトマトリツクス
方式の表示方式が構成されている。帯状電極１５
を含む基板１０ａの表面には配向膜１４ａが形成
されている。配向膜１４，１４ａとの間には液晶
１６が封入される。
方向（第４図の上下方向）とは垂直な方向に平行
して延びる複数の帯状電極１５が形成されてい
る。各帯状電極１５は、基板１０上の各表示電極
１３に対向するように配置され、各帯状電極１５
と各表示電極１３とによつてドツトマトリツクス
方式の表示方式が構成されている。帯状電極１５
を含む基板１０ａの表面には配向膜１４ａが形成
されている。配向膜１４，１４ａとの間には液晶
１６が封入される。
次に第６図および第７図を用いて本発明に従う
液晶表示素子の製造工程を説明する。第６図１は
基板１０の一部分の平面図であり、第７図１は第
６図１の切断面線Ａ−Ａから見た断面図である。
基板１０上には第１導電体１１が3000Å〜1μｍ
の厚みでパターン形成される。このとき第１導電
体１１はたとえばタンタルTaから形成される。
液晶表示素子の製造工程を説明する。第６図１は
基板１０の一部分の平面図であり、第７図１は第
６図１の切断面線Ａ−Ａから見た断面図である。
基板１０上には第１導電体１１が3000Å〜1μｍ
の厚みでパターン形成される。このとき第１導電
体１１はたとえばタンタルTaから形成される。
次に第６図２および、第６図２の切断面線Ｂ−
Ｂおよび、Ｃ−Ｃから見た断面図の第７図（２
ａ）および第７図（２ｂ）を参照する。後述する
MIM素子１２の形成領域１７上を感光性材料、
たとえば電気絶縁性被膜であるフオトレジスト１
８で被覆する。次にフオトレジスト１８で被覆さ
れない第１導電体１１上に、陽極酸化法で五酸化
タンタルTa2O5を第１絶縁膜１９として2000Å〜
4000Åの膜厚で形成する。
Ｂおよび、Ｃ−Ｃから見た断面図の第７図（２
ａ）および第７図（２ｂ）を参照する。後述する
MIM素子１２の形成領域１７上を感光性材料、
たとえば電気絶縁性被膜であるフオトレジスト１
８で被覆する。次にフオトレジスト１８で被覆さ
れない第１導電体１１上に、陽極酸化法で五酸化
タンタルTa2O5を第１絶縁膜１９として2000Å〜
4000Åの膜厚で形成する。
次に第６図３および、第６図３の切断面線Ｄ−
Ｄから見た断面図の第７図３を参照する。前述の
フオトレジスと１８を除去し、除去された部分に
露出した第１導電体１１上に陽極酸化法でTa2O5
を第２絶縁膜２０として300Å〜700Åの膜厚で形
成する。
Ｄから見た断面図の第７図３を参照する。前述の
フオトレジスと１８を除去し、除去された部分に
露出した第１導電体１１上に陽極酸化法でTa2O5
を第２絶縁膜２０として300Å〜700Åの膜厚で形
成する。
次に第６図４および、第６図４の切断面線Ｅ−
Ｅから見た断面図の第７図４を参照する。第２絶
縁膜２０を被覆するように第２導電体２１を、１
辺が50μｍ〜100μｍの矩形であるように形成す
る。このとき第２導電体２１は、たとえばTaな
どから形成され、前述の領域１７を被覆していれ
ばよい。
Ｅから見た断面図の第７図４を参照する。第２絶
縁膜２０を被覆するように第２導電体２１を、１
辺が50μｍ〜100μｍの矩形であるように形成す
る。このとき第２導電体２１は、たとえばTaな
どから形成され、前述の領域１７を被覆していれ
ばよい。
次に第６図５および、第６図５の切断面線Ｆ−
Ｆから見た断面図の第７図５を参照する。第２導
電体２１を被覆し、かつ第２導電体２１がその中
央に位置するように表示電極１３を形成する。こ
のとき表示電極１３はたとえば酸化インジウム
In2O3から形成される。
Ｆから見た断面図の第７図５を参照する。第２導
電体２１を被覆し、かつ第２導電体２１がその中
央に位置するように表示電極１３を形成する。こ
のとき表示電極１３はたとえば酸化インジウム
In2O3から形成される。
このようにして第４図に示されるような液晶表
示素子の基板１０上の回路が構成される。このよ
うにして表示電極１３はMIM素子１２を介して
のみ第１導電体１１と電気的に接続されることが
できる。
示素子の基板１０上の回路が構成される。このよ
うにして表示電極１３はMIM素子１２を介して
のみ第１導電体１１と電気的に接続されることが
できる。
前述の実施例においてはマスク合せが必要であ
るのは、第６図２で説明した工程において、第１
導電体１１上にフオトレジスト１８を形成する場
合と、第６図５で説明した工程において、第２導
電体２１上に表示電極１３を形成する場合とであ
る。第１導電体１１上にフオトレジスト１８を形
成する場合においては、フオトレジスト１８は第
１導電体１１を被覆していればよい。したがつて
30μｍ〜100μｍの精度で充分である。また第２導
電体２１上に表示電極１３を形成する場合におい
ても、表示電極１３は第２導電体２１を被覆して
電気的に導通できればよく、この場合のマスク合
せ精度は100μｍ〜200μｍで充分であり、したが
つて所望のマスク合せ精度の緩和が実現できる。
るのは、第６図２で説明した工程において、第１
導電体１１上にフオトレジスト１８を形成する場
合と、第６図５で説明した工程において、第２導
電体２１上に表示電極１３を形成する場合とであ
る。第１導電体１１上にフオトレジスト１８を形
成する場合においては、フオトレジスト１８は第
１導電体１１を被覆していればよい。したがつて
30μｍ〜100μｍの精度で充分である。また第２導
電体２１上に表示電極１３を形成する場合におい
ても、表示電極１３は第２導電体２１を被覆して
電気的に導通できればよく、この場合のマスク合
せ精度は100μｍ〜200μｍで充分であり、したが
つて所望のマスク合せ精度の緩和が実現できる。
また第１導電体１１を形成する材料としてTa
を用いたが、他にはアルミニウムAlを用いても
よい。
を用いたが、他にはアルミニウムAlを用いても
よい。
またフオトレジストに替えて感光性ポリイミド
膜などの他の感光性材料を用いてもよい。
膜などの他の感光性材料を用いてもよい。
また前述の実施例では第１絶縁膜１９および第
２絶縁膜２０は陽極酸化法を用いて形成したの
で、酸化タンタルTa2O5であつた。しかし他の実
施例として蒸着技術などを用いて形成する場合に
は、電気絶縁性を有する他の材料を広く用いるこ
とができる。
２絶縁膜２０は陽極酸化法を用いて形成したの
で、酸化タンタルTa2O5であつた。しかし他の実
施例として蒸着技術などを用いて形成する場合に
は、電気絶縁性を有する他の材料を広く用いるこ
とができる。
また第２導電体２１はTaから形成されたが、
他にはAl、ニツケルNi、クロムCrなどを用いて
もよい。
他にはAl、ニツケルNi、クロムCrなどを用いて
もよい。
表示電極１３はIn2O3から形成されたが、他に
酸化スズSnO2やAlなどを用いてもよい。
酸化スズSnO2やAlなどを用いてもよい。
また前述の実施例では第２導電体２１と表示電
極１３を各々個別に形成したが、他の実施例とし
て第６図４および第６図５で説明した工程におい
て、第２導電体２１に替えて第２絶縁膜２０を被
覆するように表示電極１３を形成することができ
る。この場合には第２導電体２１を形成する際の
蒸着やマスク合せが不必要になるので製造工程の
簡略化および、それに伴うコストダウンを一層図
ることができる。
極１３を各々個別に形成したが、他の実施例とし
て第６図４および第６図５で説明した工程におい
て、第２導電体２１に替えて第２絶縁膜２０を被
覆するように表示電極１３を形成することができ
る。この場合には第２導電体２１を形成する際の
蒸着やマスク合せが不必要になるので製造工程の
簡略化および、それに伴うコストダウンを一層図
ることができる。
また前述の実施例ではMIM型液晶表示素子の
製造方法について述べたが、本発明はMIM型液
晶表示素子に限らず、電気絶縁性薄膜を介して電
気信号が与えられるような構成を有する液晶表示
素子の製造方法に関連して広く実施することがで
きる。
製造方法について述べたが、本発明はMIM型液
晶表示素子に限らず、電気絶縁性薄膜を介して電
気信号が与えられるような構成を有する液晶表示
素子の製造方法に関連して広く実施することがで
きる。
効 果
以上のように本発明に従えば、電気絶縁性を有
する薄膜を介して電気信号を与えられるような構
成を含む液晶表示素子の製造工程において、その
精度は数10μｍ〜数100μｍの精度で充分である。
従つて大規模集積回路の製造に用いられる高精度
のフオトリソグラフイツク技術を用いなくてもよ
く、コストの低減を図ることができるとともに、
製造される液晶表示素子の歩留りの向上を図るこ
とができる。
する薄膜を介して電気信号を与えられるような構
成を含む液晶表示素子の製造工程において、その
精度は数10μｍ〜数100μｍの精度で充分である。
従つて大規模集積回路の製造に用いられる高精度
のフオトリソグラフイツク技術を用いなくてもよ
く、コストの低減を図ることができるとともに、
製造される液晶表示素子の歩留りの向上を図るこ
とができる。
また第１導電体の上に重ねて表示電極を形成す
るようにしているので、表示電極の大きさは第２
導電体によつて制限されず、従つて表示電極を充
分大きくすることができ、また各表示電極の間の
間隔も小さくすることができる。その結果、表示
品位の高い液晶表示素子を製造することができ
る。
るようにしているので、表示電極の大きさは第２
導電体によつて制限されず、従つて表示電極を充
分大きくすることができ、また各表示電極の間の
間隔も小さくすることができる。その結果、表示
品位の高い液晶表示素子を製造することができ
る。
第１図は先行技術のMIM型液晶表示素子の基
板１の一部分の平面図、第２図は第１図のセクシ
ヨンの斜視図、第３図は本発明に従うMIM型
液晶表示素子の一断面を示す斜視図、第４図は第
３図の基板１０の一部分の平面図、第５図は第４
図のセクションの斜視図、第６図および第７図
は第３図の液晶表示素子の製造工程を示す図であ
る。 １０……基板、１１……第１導電体、１２……
MIM素子、１７……形成領域、１８……フオト
レジスト、１９……第１絶縁膜、２０……第２絶
縁膜、２１……第２導電体。
板１の一部分の平面図、第２図は第１図のセクシ
ヨンの斜視図、第３図は本発明に従うMIM型
液晶表示素子の一断面を示す斜視図、第４図は第
３図の基板１０の一部分の平面図、第５図は第４
図のセクションの斜視図、第６図および第７図
は第３図の液晶表示素子の製造工程を示す図であ
る。 １０……基板、１１……第１導電体、１２……
MIM素子、１７……形成領域、１８……フオト
レジスト、１９……第１絶縁膜、２０……第２絶
縁膜、２１……第２導電体。
Claims (1)
- 【特許請求の範囲】 １ 下記Ａ工程〜Ｅ工程を含むことを特徴とする
液晶表示素子の製造方法。 Ａ 基板上で金属材料から形成された複数の帯状
の第１導電体上の予め定める複数の形成領域を
それぞれ被覆して電気絶縁性被膜を形成する。 Ｂ 第１導電体の前記電気絶縁性被膜で被覆され
た形成領域以外の残余の領域を陽極酸化法にて
酸化し、その表面に第１の膜厚で第１絶縁膜を
形成する。 Ｃ 各電気絶縁性被膜を第１導電体上から除去
し、前記各形成領域の第１導電体を陽極酸化法
にて酸化し、その各表面に前記第１の膜厚より
小さな第２の膜厚で第２絶縁膜をそれぞれ形成
する。 Ｄ 各第２絶縁膜をそれぞれ被覆して複数の第２
導電体を形成し、各形成領域毎にMIM素子を
構成する。 Ｅ 第２導電体を被覆して表示電極を形成する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105195A JPS60247687A (ja) | 1984-05-23 | 1984-05-23 | 液晶表示素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105195A JPS60247687A (ja) | 1984-05-23 | 1984-05-23 | 液晶表示素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247687A JPS60247687A (ja) | 1985-12-07 |
| JPH0476092B2 true JPH0476092B2 (ja) | 1992-12-02 |
Family
ID=14400884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105195A Granted JPS60247687A (ja) | 1984-05-23 | 1984-05-23 | 液晶表示素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247687A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720779A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Industrial Co Ltd | Image display unit |
| JPS57182779A (en) * | 1981-05-06 | 1982-11-10 | Suwa Seikosha Kk | Liquid crystal display unit |
-
1984
- 1984-05-23 JP JP59105195A patent/JPS60247687A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60247687A (ja) | 1985-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3256588A (en) | Method of fabricating thin film r-c circuits on single substrate | |
| US4543573A (en) | Display panel | |
| US5258864A (en) | Method of fabricating MIM device arrays using a single exposure and lift-off process | |
| JP2990815B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR100222896B1 (ko) | 액정 표시 장치의 전극 배선 형성방법 | |
| JPH0476092B2 (ja) | ||
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH0476091B2 (ja) | ||
| JPH11212119A (ja) | Ｔｆｔアレイ基板及びその製造方法並びにこのｔｆｔアレイ基板を備えた液晶表示装置 | |
| JPH0627482A (ja) | 電極基板及びそれを用いた液晶表示装置及びその製造方法 | |
| JP2545590B2 (ja) | 液晶装置 | |
| JP2600731B2 (ja) | 液晶装置 | |
| JP2845929B2 (ja) | 非線形素子の製造方法 | |
| JPH06308539A (ja) | マトリクスアレイ基板の製造方法 | |
| JPH0519302A (ja) | マトリツクスアレイ基板の製造方法 | |
| JPH0543096B2 (ja) | ||
| JPH10221683A (ja) | 液晶表示装置およびその製造方法 | |
| JPS6152628A (ja) | 液晶表示装置 | |
| JPH0352277A (ja) | 非線形素子の製造方法 | |
| JPS61196281A (ja) | 表示装置用基板 | |
| JPH0627979B2 (ja) | 電気光学装置の製造方法 | |
| JPH07209673A (ja) | 液晶表示装置の製造方法 | |
| JPH0437969B2 (ja) | ||
| JPH029325B2 (ja) | ||
| JPH0424686B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |