JPS60247687A - 液晶表示素子の製造方法 - Google Patents
液晶表示素子の製造方法Info
- Publication number
- JPS60247687A JPS60247687A JP59105195A JP10519584A JPS60247687A JP S60247687 A JPS60247687 A JP S60247687A JP 59105195 A JP59105195 A JP 59105195A JP 10519584 A JP10519584 A JP 10519584A JP S60247687 A JPS60247687 A JP S60247687A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- liquid crystal
- crystal display
- manufacturing
- display element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は液晶表示素子の製造方法に関し、各表示電極に
電気絶縁性薄膜を介して電気信号が与えられる構成を有
する液晶表示の製造方法に関する。
電気絶縁性薄膜を介して電気信号が与えられる構成を有
する液晶表示の製造方法に関する。
背景技術
第１図は先行技術に従う衆型的な液晶表示素子の基板１
の一部分の平面図であり、第２図は第１図の一部分の斜
視図である。基板１上には複数の第１導電体２がパター
ン形成され、その表面に第１絶縁膜３が２０００Ａ〜４
０００Ａの厚みで形成されている。第１絶縁Ｍ３を選択
的に被覆するように、複数の第２導電体４が形成される
が、第１導電体２と第２導電体４との間には第２絶縁膜
５が３００Ａ〜７００Ａの厚みで形成されている。
の一部分の平面図であり、第２図は第１図の一部分の斜
視図である。基板１上には複数の第１導電体２がパター
ン形成され、その表面に第１絶縁膜３が２０００Ａ〜４
０００Ａの厚みで形成されている。第１絶縁Ｍ３を選択
的に被覆するように、複数の第２導電体４が形成される
が、第１導電体２と第２導電体４との間には第２絶縁膜
５が３００Ａ〜７００Ａの厚みで形成されている。
ここで第２導電体４と第２絶縁膜５と第１導電体２とは
、いわゆる金属−絶縁膜−金属構造を有する非線型抵抗
素子（Ｍｅｔａｆ−Ｉｎｓｕｌ！ａｔｏｒ−ＭｅｔａＩ
！素子、以後ＭＩＭ素子と略称する）６を形成するよう
にされている。
、いわゆる金属−絶縁膜−金属構造を有する非線型抵抗
素子（Ｍｅｔａｆ−Ｉｎｓｕｌ！ａｔｏｒ−ＭｅｔａＩ
！素子、以後ＭＩＭ素子と略称する）６を形成するよう
にされている。
次に第２導電体４に電気的に接続するよう釦表示電極７
が形成される。このような工程を経て液晶表示素子が製
造されるが、上述のようなＭＩＭ素子６を含む液晶表示
素子を以後、ＭＩＭ型液晶表示素子と略称する。
が形成される。このような工程を経て液晶表示素子が製
造されるが、上述のようなＭＩＭ素子６を含む液晶表示
素子を以後、ＭＩＭ型液晶表示素子と略称する。
このようなＭＩＭ型液晶表示素子の製造においては２つ
の大きな問題点が含まれている。第１魚目はマスク合せ
精度に関する問題であり、！ｇ２点目魚目示電極７の大
きさに関する問題である。まず第１魚目のマスク合せ精
度に関する問題について述べる。第１図示のように表示
電極７の配列ピッチＬ１が２００μｍ〜６００μｍであ
れが各表示電極７０間の間１ｉＬ２は２０μｍ〜６０μ
ｍである。また第２導電体４などのノぐターン形成時に
おけるマスク合せ精度は、形成される最細線の幅の１／
４〜１／１０の精度が要求される。したがって各表示電
極７のピンチＬ１が２００μｍ〜６００μｍならば、こ
の場合のマスク合せ精度は２μｍ〜６μｍの精度が要求
される０ 従来、ＭＩＭ素子を含まない液晶表示素子の製造に用い
られていた７オトリソグラフイツク技術のマスク合せ精
度はＷ１１０μｍであり、この精度ではＭＩＭ型液晶表
示素子の製造に適さなくなっていた。したがって大規模
集積回路を製造する際に用いられている高精度の７オト
リソグラフイツク技術が用いられており、ＭＩＭ型液晶
表示素子製造のコストアップの要因の一つであった。
の大きな問題点が含まれている。第１魚目はマスク合せ
精度に関する問題であり、！ｇ２点目魚目示電極７の大
きさに関する問題である。まず第１魚目のマスク合せ精
度に関する問題について述べる。第１図示のように表示
電極７の配列ピッチＬ１が２００μｍ〜６００μｍであ
れが各表示電極７０間の間１ｉＬ２は２０μｍ〜６０μ
ｍである。また第２導電体４などのノぐターン形成時に
おけるマスク合せ精度は、形成される最細線の幅の１／
４〜１／１０の精度が要求される。したがって各表示電
極７のピンチＬ１が２００μｍ〜６００μｍならば、こ
の場合のマスク合せ精度は２μｍ〜６μｍの精度が要求
される０ 従来、ＭＩＭ素子を含まない液晶表示素子の製造に用い
られていた７オトリソグラフイツク技術のマスク合せ精
度はＷ１１０μｍであり、この精度ではＭＩＭ型液晶表
示素子の製造に適さなくなっていた。したがって大規模
集積回路を製造する際に用いられている高精度の７オト
リソグラフイツク技術が用いられており、ＭＩＭ型液晶
表示素子製造のコストアップの要因の一つであった。
第２魚目の義示電極７の大きさの問題について述べる。
従来技術でＭＩＭ型液晶表示素子を製造するとき、第１
図示のように第１導電体を表示電極７の間に配設しなく
てはならなかった。したがって表示電極７の大きさに制
限が課せられているという問題があった。
図示のように第１導電体を表示電極７の間に配設しなく
てはならなかった。したがって表示電極７の大きさに制
限が課せられているという問題があった。
目 的
本発明の第１の目的は、製造時における精度を格段に高
くする必要がなく、製造時の歩留りが向上され、製造コ
ストの低減を図ることができる改良された液晶表示素子
の製造方法を提供することであり、第２の目的は、表示
電極の面積を大きくして表示画面上における表示電極の
占める面積の割合を大きくすることができ、したがって
表示品位の高い、電気絶縁性薄膜を介在する回路を含む
液晶表示素子の製造方法を提供することである。
くする必要がなく、製造時の歩留りが向上され、製造コ
ストの低減を図ることができる改良された液晶表示素子
の製造方法を提供することであり、第２の目的は、表示
電極の面積を大きくして表示画面上における表示電極の
占める面積の割合を大きくすることができ、したがって
表示品位の高い、電気絶縁性薄膜を介在する回路を含む
液晶表示素子の製造方法を提供することである。
実施例
第３図は本発明に従う液晶表示素子の一部断面を示す斜
視図であり、４１ｇ４図は第３図の基板１０の一部分の
平面図であり、第５図は第４図の一部分の斜視図である
。第３図において基板１０，１０３は互いに平行で対向
するように配置される。
視図であり、４１ｇ４図は第３図の基板１０の一部分の
平面図であり、第５図は第４図の一部分の斜視図である
。第３図において基板１０，１０３は互いに平行で対向
するように配置される。
基板１０上には第１導電体１１が形成され、第１導電体
１１上には後述するＭＩＭ素子１２と表示電極１３とを
含む複数の回路が構成されている。
１１上には後述するＭＩＭ素子１２と表示電極１３とを
含む複数の回路が構成されている。
さらにその上に配向膜１４が形成される。
基板１０ａの表面には、第１導電体１１の延在方向（第
４図の上下方向、）とは垂直な方向に平行して延びる複
数の帯状電極１５が形成されている。
４図の上下方向、）とは垂直な方向に平行して延びる複
数の帯状電極１５が形成されている。
各帯状電極１５は、基板１０上の各表示電極１３に対向
するように配置され、各帯状電極１５と各表示電極１３
とによってドツトマトリックス方式の表示方式が構成さ
れている。帯状電極１５を含む基板１０ａの表面には配
向膜１４ａが形成されている。配向膜１４，１４ａとの
間には液晶１６が封入される。
するように配置され、各帯状電極１５と各表示電極１３
とによってドツトマトリックス方式の表示方式が構成さ
れている。帯状電極１５を含む基板１０ａの表面には配
向膜１４ａが形成されている。配向膜１４，１４ａとの
間には液晶１６が封入される。
次に第６図および第７図を用いて本発明に従う液晶表示
素子の製造工程を説明する。第６図（１）は基板１０の
一部分の平面図であり、第７図（１）は第６図（１）の
切断面線Ａ−Ａから見た断面図である。
素子の製造工程を説明する。第６図（１）は基板１０の
一部分の平面図であり、第７図（１）は第６図（１）の
切断面線Ａ−Ａから見た断面図である。
基板ｌＯ上には第１導電体１１が３０００Ｘ〜１μｍの
厚みでパターン形成される。このとき第１導電体１１は
たとえばタンタルＴａから形成される。
厚みでパターン形成される。このとき第１導電体１１は
たとえばタンタルＴａから形成される。
次に第６図（２）および、第６図（２）の切断面線Ｂ
−ＢおよびＣ−Ｃから見た断面図の第７図（２ａ）およ
び第７図（２ｂ）を参照する。後述するＭＩＭ素子１２
の形成領域１７上を感光性材料、たとえばフォトレジス
ト１８で被覆する。次にフォトレジスト１Ｂで被覆され
ない第１導電体ｌｌ上に、陽極酸化法で五酸化タンタル
Ｔａ２０５を４Ｊ１絶縁展する。
−ＢおよびＣ−Ｃから見た断面図の第７図（２ａ）およ
び第７図（２ｂ）を参照する。後述するＭＩＭ素子１２
の形成領域１７上を感光性材料、たとえばフォトレジス
ト１８で被覆する。次にフォトレジスト１Ｂで被覆され
ない第１導電体ｌｌ上に、陽極酸化法で五酸化タンタル
Ｔａ２０５を４Ｊ１絶縁展する。
次に第６図（３）および、第６図（３）の切断面線り一
りから見た断面図の第７図（３）を参照する。前述の７
オトレジスト１８を除去し、除去された部分に言出した
第１導電体１１上に陽極酸化法でＴ ａ ２０５を第２
絶縁膜２０として３００Ａ〜７００Ａの膜厚で形成する
。
りから見た断面図の第７図（３）を参照する。前述の７
オトレジスト１８を除去し、除去された部分に言出した
第１導電体１１上に陽極酸化法でＴ ａ ２０５を第２
絶縁膜２０として３００Ａ〜７００Ａの膜厚で形成する
。
次に第６図（４）および、第６図（４）の切断面ｔｊ！
Ｅ−Ｅから見た断面図の第７図（４）を参照する。第２
絶縁膜２０を被覆するように第２導電体２１を、１辺が
５０μｍ〜１００μｍの矩形であるように形成する。こ
のとき第２導電体２１は、たとえばＴａなどから形成さ
れ、前述の領域１７を被覆していればよい。
Ｅ−Ｅから見た断面図の第７図（４）を参照する。第２
絶縁膜２０を被覆するように第２導電体２１を、１辺が
５０μｍ〜１００μｍの矩形であるように形成する。こ
のとき第２導電体２１は、たとえばＴａなどから形成さ
れ、前述の領域１７を被覆していればよい。
次に第６図（５）および、第６図（５）の切断面線Ｆ−
Ｆから見た断面図の第７図（５）を参照する。ダｓ２導
電体２１を被覆し、かつ第２導電体２１がその中央に位
置するように表示電極１３．を形成する。このとき表示
電極１３はたとえば酸化インジウムＩｎ２Ｏ３応）ら形
成される。
Ｆから見た断面図の第７図（５）を参照する。ダｓ２導
電体２１を被覆し、かつ第２導電体２１がその中央に位
置するように表示電極１３．を形成する。このとき表示
電極１３はたとえば酸化インジウムＩｎ２Ｏ３応）ら形
成される。
このようにして第４図に示されるような液晶表示素子の
基板ｌＯ上の回路が構成される。このようにして表示電
極１３はＭＩＭ素子１２を介してのみ第１導電体１１と
電気的に接続されることができる。
基板ｌＯ上の回路が構成される。このようにして表示電
極１３はＭＩＭ素子１２を介してのみ第１導電体１１と
電気的に接続されることができる。
前述の実施例においてはマスク合せが必要であるのは、
第６図（２）で説明した工程において、第１導電体１１
上にフォトレジスト１８を形成する場合と、第６図（５
）で説明した工程において、第２導電体２１上に表示電
極１３を形成する場合とである。第１導電体１１上に７
オトレジスト１８を形１ｍ電体１１を被覆していればよ
い。したがって３０μｍ〜１００μｍの精度で充分であ
る。また第２導電体２１上に表示電極１３を形成する場
合例おいても、表示電極１３は第２導電体２１を被覆し
て電気的に導通できればよく、この場合のマスク合せ精
度は１００μｍ〜２００μｍで充分テあり、したかって
所望のマスク合せ精度の緩和が実現できる。
第６図（２）で説明した工程において、第１導電体１１
上にフォトレジスト１８を形成する場合と、第６図（５
）で説明した工程において、第２導電体２１上に表示電
極１３を形成する場合とである。第１導電体１１上に７
オトレジスト１８を形１ｍ電体１１を被覆していればよ
い。したがって３０μｍ〜１００μｍの精度で充分であ
る。また第２導電体２１上に表示電極１３を形成する場
合例おいても、表示電極１３は第２導電体２１を被覆し
て電気的に導通できればよく、この場合のマスク合せ精
度は１００μｍ〜２００μｍで充分テあり、したかって
所望のマスク合せ精度の緩和が実現できる。
また第１導電体１１を形成する材料としてＴａを用いた
が、他にはアルミニウムｌ／を用いてもよい。
が、他にはアルミニウムｌ／を用いてもよい。
またフォトレジストに替えて感光性ポリイミド膜などの
他の感光性材料を用いてもよい。
他の感光性材料を用いてもよい。
また前述の実施例では第１絶縁膜１９および第２絶縁膜
２０は賜極酸化法を用いて形成したので、酸化タンタル
Ｔ、！２ｏ５であった。しかし他の実施例として蒸着技
術などを用いて形成する場合には、電気絶縁性を有する
他の材料を広く用いることができる。
２０は賜極酸化法を用いて形成したので、酸化タンタル
Ｔ、！２ｏ５であった。しかし他の実施例として蒸着技
術などを用いて形成する場合には、電気絶縁性を有する
他の材料を広く用いることができる。
また第２導電体２１はＴａから形成されたが、他にはｌ
、ニッケルＮｉｓり四ムＣｒなどを用いてもよい。
、ニッケルＮｉｓり四ムＣｒなどを用いてもよい。
表示電極１３は■ｎ２０３から形成されたが１他に酸化
スズＳ ｎ ０２やＡｌなどを用いてもよい。
スズＳ ｎ ０２やＡｌなどを用いてもよい。
また前述の実施例では第２導電体２１と表示電極１３を
各々個別に形成したが、他の実施例として第６図（４）
および第６図（５）で説明した工程において、！２導電
体２１に替えて第２絶縁膜２０を被覆するように表示電
極１３を形成することができる。この場合には第２導電
体２１を形成する際の蒸着やマスク合せが不必要になる
ので製造工程の簡略化および、それに伴うコストダウン
を一層図ることができる。
各々個別に形成したが、他の実施例として第６図（４）
および第６図（５）で説明した工程において、！２導電
体２１に替えて第２絶縁膜２０を被覆するように表示電
極１３を形成することができる。この場合には第２導電
体２１を形成する際の蒸着やマスク合せが不必要になる
ので製造工程の簡略化および、それに伴うコストダウン
を一層図ることができる。
また前述の実施例ではＭＩＭ型液晶表示素子の製造方法
について述べたが、本発明はＭ Ｉ Ｍ耐液晶表示素子
に限らず、電気絶縁性薄膜を介して電気信号が与えられ
るような構成を有する液晶表示素子の製造方法に関連し
て広〈実施することがで効果 以上のように本発明に従えば、電気絶縁性を有する薄膜
を介して電気信号を与えられるような構成を含む液晶表
示素子の製造工程において、その精度は数１０μｍ〜数
１００μｍの精度で充分である。従って大規模集積回路
の製造に用いられる高精度の７オトリソグラフイツク技
術を用いなくてもよく、コストの低減を図ることができ
るとともに、製造される液晶表示素子の歩留りの向上を
図ることができる。
について述べたが、本発明はＭ Ｉ Ｍ耐液晶表示素子
に限らず、電気絶縁性薄膜を介して電気信号が与えられ
るような構成を有する液晶表示素子の製造方法に関連し
て広〈実施することがで効果 以上のように本発明に従えば、電気絶縁性を有する薄膜
を介して電気信号を与えられるような構成を含む液晶表
示素子の製造工程において、その精度は数１０μｍ〜数
１００μｍの精度で充分である。従って大規模集積回路
の製造に用いられる高精度の７オトリソグラフイツク技
術を用いなくてもよく、コストの低減を図ることができ
るとともに、製造される液晶表示素子の歩留りの向上を
図ることができる。
また第１導電体の上に重ねて表示電極を形成するように
しているので、表示電極の大きさは第２導電体によって
制限されず、従って表示電極を充分大きくすることがで
き、また各表示電極の間の間隔も小さくすることができ
る。その結果、表示品位の高い液晶表示素子を製造する
ことができる。
しているので、表示電極の大きさは第２導電体によって
制限されず、従って表示電極を充分大きくすることがで
き、また各表示電極の間の間隔も小さくすることができ
る。その結果、表示品位の高い液晶表示素子を製造する
ことができる。
第１図は先行技術のＭＩＭ型液晶表示素子の基板１の一
部分の平面図、第２図は第１図のセクシ液晶表示素子の
一断面を示す斜視図、第４図は第３図の基板１０の一部
分の平面図、第５図は第４図のセクションＶの斜視図、
第６図および第７図は第３図の液晶表示素子の製造工程
を示す図である。 ｌＯ・・・基板、１１・・・第１導電体、１２・・・Ｍ
ＩＭ素子、１７・・・形成領域、１８・・・フォトレジ
スト、１９・・・第１絶縁膜、２０・・・第２絶縁膜、
２１・・・第２導電体 代理人 弁理士 西教圭一部 第１図 第２図
部分の平面図、第２図は第１図のセクシ液晶表示素子の
一断面を示す斜視図、第４図は第３図の基板１０の一部
分の平面図、第５図は第４図のセクションＶの斜視図、
第６図および第７図は第３図の液晶表示素子の製造工程
を示す図である。 ｌＯ・・・基板、１１・・・第１導電体、１２・・・Ｍ
ＩＭ素子、１７・・・形成領域、１８・・・フォトレジ
スト、１９・・・第１絶縁膜、２０・・・第２絶縁膜、
２１・・・第２導電体 代理人 弁理士 西教圭一部 第１図 第２図
Claims (1)
- 基板上に複数の第１導電体を形成し、各第１導電体上に
電気−縁性薄膜を介在する構造を有する複数の回路を接
続し、各回路上にこの回路を介して第１導電体から電気
信号が与えられる表示電極を形成することを特徴とする
液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105195A JPS60247687A (ja) | 1984-05-23 | 1984-05-23 | 液晶表示素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105195A JPS60247687A (ja) | 1984-05-23 | 1984-05-23 | 液晶表示素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247687A true JPS60247687A (ja) | 1985-12-07 |
| JPH0476092B2 JPH0476092B2 (ja) | 1992-12-02 |
Family
ID=14400884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105195A Granted JPS60247687A (ja) | 1984-05-23 | 1984-05-23 | 液晶表示素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247687A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720779A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Industrial Co Ltd | Image display unit |
| JPS57182779A (en) * | 1981-05-06 | 1982-11-10 | Suwa Seikosha Kk | Liquid crystal display unit |
-
1984
- 1984-05-23 JP JP59105195A patent/JPS60247687A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720779A (en) * | 1980-07-11 | 1982-02-03 | Matsushita Electric Industrial Co Ltd | Image display unit |
| JPS57182779A (en) * | 1981-05-06 | 1982-11-10 | Suwa Seikosha Kk | Liquid crystal display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476092B2 (ja) | 1992-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60247687A (ja) | 液晶表示素子の製造方法 | |
| JPS59100415A (ja) | マトリクス形液晶表示装置 | |
| JPS58137879A (ja) | エレクトロクロミツク表示器 | |
| JP2990815B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPS60237429A (ja) | 液晶表示素子の製造方法 | |
| JPS6190129A (ja) | マルチプレツクス表示形液晶セル | |
| JP2819995B2 (ja) | 静電容量型重量センサ素子およびその製造法 | |
| US4128315A (en) | Thin electrochromic display | |
| JP2509169B2 (ja) | セル内メタルマスク付基板 | |
| JPS6214118A (ja) | エレクトロクロミツク素子 | |
| JP2600731B2 (ja) | 液晶装置 | |
| JPH0367246B2 (ja) | ||
| JPS62280721A (ja) | 強誘電性液晶表示パネル | |
| JPS635756B2 (ja) | ||
| JPS6280629A (ja) | 液晶表示素子の製造方法 | |
| JPS5927409A (ja) | 電極の形成方法 | |
| JPS60247686A (ja) | 液晶表示素子の製造方法 | |
| JPS60111226A (ja) | 液晶表示素子の端子構造 | |
| JPH0510652B2 (ja) | ||
| JPH10221683A (ja) | 液晶表示装置およびその製造方法 | |
| JPS58181023A (ja) | 電気光学装置の製造方法 | |
| JPH06317617A (ja) | 異方導電性フィルムの絶縁抵抗測定方法 | |
| JPS63195623A (ja) | 液晶表示素子の製造方法 | |
| JPS6273233A (ja) | 電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |