JPH047668A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は２次元直交変換（逆直交変換）を実行する半
導体集積回路に関するものである。

〔従来の技術〕

直交変換は信号処理の一手法として程々の分野で用いら
れている。例えば、離散コサイン変換（以下、ＤＣＴと
略称する）は画像データの圧縮処理に用いられる。直交
変換は多次元の配列に対して定義することができ、上述
の画像データ圧縮応用では２次元のＤＣＴが使用される
。そして、多次元の直交変換は計算量が多いため専用の
ノー−ドウエアにより処理されることも多い。

このようにして用いられる専用処理装置の構成例として
は、特開昭６３−１０７３２６号に示されているような
第３図（＆）に示すタイプのものが従来からある。

従来の２次元直交変換（逆直交変換）を行う装置である
半導体集積回路の一例を示ブブロック図である第３図の
（−）において、１１は処理要素であシ、１次元直交変
換を実行する。２は記憶要素であシ、中間結果の蓄積に
用いられる。３は制御要素であシ、処理要素１１および
記憶要素２を制御する。そして、２次元直交変換前のデ
ータは処理要素１１に入力され、また２次元直交変換後
のデータも処理要素１１から出力される。

また、第３図（−）のタイプと異なる第３図（ｂ）の形
式の専用処理装置もある。

この第３図（ｂ）において第３図（ａ）と同一符号のも
のは相当部分を示し、１ｊは行の１次元直交変換を行う
処理要素、１には列の１次元直交変換を行う処理要素で
ある。そして、直交変換前のデータは処理１！素１ｊに
入力され、直交変換後のデータは処理要素１ｋから出力
される。

この第３図（＆）において処理要素１１と記憶要素２間
においてはデータが授受され、また、第３図（ｂ）にお
いて処理要素１ｊから記憶要素２にデータが送られ、こ
の記憶要Ｘ２から処理要素１にへデータが送られる。

つぎに動作について説明する。

周知のように、２次元直交変換は、行毎２列毎に行う１
次元直交変換によ＃）実行することができる。以下、直
交変換としてＤＣＴを例としてとシあげて説明する。２
次元ＤＣＴは行２列の１次元ＤＣＴに分解して実行する
ことができる。

第３図（ａ）において、入力されたデータは処理要素１
１によシ行毎の１次元ＯＣＴが施される。そして、行の
ＤＣＴを施された中間データは記憶要素２に打順に送ら
れる。記憶要素２に蓄えられた中間データは列順に読み
出され、処理要素１１によシ列の１次元ＤＣＴを実行さ
れ出力される。以上で２次元ＤＣＴの処理が終了する。

この第３図（ａ）の場合には、処理要素１１は行変換と
列変換とを時分割して実行するが、第３図（ｂ）の場合
にはこれと異なシ、処理要素１ｊにおいて行の１次元Ｄ
ＣＴを行い、処理要Ｘ１ｋにおいて列の１次元ＤＣＴを
実行する。

〔発明が解決しようとする課題〕

上記のような従来の２次元直交変換（逆直交変換）を行
う半導体集積回路では、２次元直交変換を高速に行う必
要がある場合には、処理速度が不足となるという課題が
あった。以下、この課題について説明する。

ＮＸＮ点の２次元ＤＣＴを行うには、Ｎ回の行変換とＮ
回の列変換が必要でｔりシ、Ｎ点の１次元ＤＣＴを計算
するにはＮ２回の積和演算が必要であるため、合計２１
回の積和演算が必要となる。

第３図（ａ）の場合には処理要素１１は２Ｎ”回の積和
演算を行い、第３図の）の場合には処理要素あたシＮ！
回の積和演算を行うことになる。

そのため、高速に２次元ＤＣＴを行うには、処理要素の
能力向上をはかるしかなく、これには技術的限界があっ
た。

この発明はかかる課題を解決すべくなされ九もので、処
理要素の能力向上をはかることなく、高速に２次元直交
変換（逆直交変換）を実行できる半導体集積回路を得る
ことを目的とする。

〔課題を解決するための手段〕

この発明による半導体集積回路は、２次元直交変換を行
う半導体集積回路において、１次元直交変換を実行する
２ｎ個（ｎ≧２）の処理要素と、この処理要素に接続さ
れた記憶要素と、上記処理要素および上記記憶要素とを
制御する制御要素とから構成されるものである。

また、この発明の別の発明による半導体集積回路は、２
次元逆直交変換を行う半導体集積回路において、１次元
逆直交変換を実行する２ｎ個（ｎ≧２）の処理要素と、
この処理要素に接続された記憶要素と、上記処理要素お
よび上記記憶！！素とを制御する制御要素とから構成さ
れるものである。

〔作用〕

この発明においては　２１個の処理Ｉ！素が並列に動作
して１次元直交変換（逆直交変換）を行うことによシ、
高速に処理を行うことを可能とする。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。なお、ｎ＝２の場合を例にとる。

第１図はこの発明による半導体集積回路の一実施例を示
すブロック図である。

図において、１１〜１ｄは各々１次元直交変換を実行す
る処理要素、２はこの処理要素１１〜１ｄに接続された
記憶要素であシ、゛処理中の中間データを蓄える。３は
処理ｌｌＩ素１ａ〜１ｄおよび記憶要素２を制御する制
御要素である。

つぎにこの第１図に示す実施例の動作を説明する。

まず、２次元直交変換前のデータは処理要素１１．１ｂ
に各々打順に入力される。そして、処理要素１ａ、Ｉｂ
で行の１次元直交変換を施された中間データは記憶要素
２に蓄えられる。

つぎに、中間データは記憶要素２から列毎に読み出され
、処理要素１ｃ、ｌｄに入力される。ここで例の１次元
直交変換を施された出力データは、結果的に入力データ
の２次元直交変換結果になっている。先述したように、
ＮｘＮ点の２次元直交変換はＮ個の行の１次元直交変換
と、Ｎ個の列の１次元直交変換とにより実行できるから
、処理袂素１ｍ＋１ｂはＮ／２回の行の１次元直交変換
を実行すればよく、処理要素１Ｃ２１ｄはＮ／２回の列
の１次元直交変換を実行すればよい。

例えば、８点×８点の２次元ＯＣＴを行う場合を考える
と、例えば、処理要素１ａは第１〜第４行の１次元ＤＣ
Ｔを、処理要素１ｂは第５〜第８行の１次元ＤＣＴをそ
れぞれ入力データに対して実行し、処理要素１ｃは第１
列〜第４列の１次元ＯＣＴ　ヲ、処理要＄１ｄはａｇ５
列〜第８列の１次元ＤＣＴをそれぞれ中間データに対し
て実行することになる。

なお、上記実施例では処理要素１ａ、１ｂは行の直交変
換に、処理要素１ｃ、１ｄは列の直交変換にそれぞれ用
いる例を示したが、第１図の構成のままで、処理！！素
１ａ、１ｂを列の直交変換に、処理要素１ｅ、Ｉｄ　を
行の直交変換にそれぞれ用いることも可能である。

この第１図において、処理要素１Ｂ、１ｂから記憶要素
２にデータが送られ、この記憶要Ｘ２から処理要素１ｃ
、ｌｄヘデータが送られる。

また、この発明の他の実施例を示す８２図のように、４
つの処理要素を行および列の直交変換に用いる構成をと
ることもできる。

図において、１＠〜１ｈは１次元直交変換を実行する処
理要素であシ、制＠要素３による制御によｐ行あるいは
列の直交変換を実行する。２は処理要素１６〜１ｈに接
続された記憶要素である。

りぎにこの第２図に示す実施例の動作を説明する。

入力データは処理要素１ｓ、ｌｈに打順に入力され、行
の１次元直交変換を施される。その結果得られる中間デ
ータは一旦記憶要素２に打順に蓄えられ、今度は列順に
読み出されて処理要素１０〜１ｈで列の１次元直交変換
を施される。その結果、得られるデータはやはシ元の入
力データの２次元直交変換結果である。との８２図に示
す実施例においても、行の処理と列の処理とは順序を入
れかえてもよい。

この第２図において、各処理要素１ｅ〜１ｈと記憶要素
２間においてデータが授受される。

このように　２ｎ個設けられた処理要素は、すべて制御
！！累から制御され、ある時刻にはすべて行の１次元直
交変換を行い、またある時刻には列の１次元直交変換を
行うように構成されている。

また　２１個設けられた処理要素のうち、半数の処理要
素は常に行の１次元直交変換を行い、残シ半数の処理要
素は常に列の１次元直交変換を行うように構成されてい
る。また、その直交変換が離散コサイン変換（ＤＣＴ）
である。

なお、上記実施例においては、２次元直交変換を行う装
置について説明したが、この装置を半導体集積回路によ
り構成することによシ、装置の小型化、低コスト化と共
に高性能化を図ることができる。

また、上記実施例では、行うべき処理は２次元直交変換
であったが、第１図および第２図に示した変換回路の構
成によって、２次元逆直交変換を実行することもできる
。この場合には第１図、第２図に示した処理要素１ａ〜
１ｈが行う処理が１次元逆直交変換になるだけである。

すなわち、１次元逆直交変換を実行する２ｎ個（ｎ≧２
）の処理要素と、この処理要素１＆〜１ｈに接続された
記憶要素と、処理要素および記憶要素とを制御する制御
要素とから構成されている。

そして　２ｎ個設けられた処理要素はすべて制御要素か
ら制御され、ある時刻にはすべて行の１次元逆直交変換
を行い、またある時刻には列の１次元逆直交変換を行う
ように構成されている。また　２１個設けられた処理要
素のうち、半導の処理要素は常に行の１次元逆直交変換
を行い、残シ半数の処理要素は常に列の１次元逆直交変
換を行うように構成されている。また、その直交変換が
離散コサイン逆変換（ＤＣＴ）であるように構成されて
いる。

このように、処理要素が行う処理が１次元逆直交変換に
なるだけである。この場合にも２次元直交変換に関する
前述の実施例と同等の効果を奏する。

〔発明の効果〕

この発明は以上説明したとおシ、１次元直交変換（逆直
交変換）を行う処理要素を２ｎ個（ｎ≧２）配し、並列
に動作させることができるように構成したので、高速に
２次元直交変換（逆直交変換）を実行することができる
ようになる効果がある。

【図面の簡単な説明】

第１図はこの発明による半導体集積回路の一実施例を示
すブロック図、第２図はこの発明の他の実施例を示すブ
ロック図、第３図は従来の２次元直交変換（逆直交変換
）を行う半導体集積回路の一例を示すブロック図である
。 １ａ〜１ｄ　、ｉｓ〜１ｈ　・・・・処理要素、２・・
・・記憶要素、３・・・・制御要素。

Claims (2)

【特許請求の範囲】
1. （１）２次元直交変換を行う半導体集積回路において、
   １次元直交変換を実行する２ｎ個（ｎ≧２）の処理要素
   と、この処理要素に接続された記憶要素と、前記処理要
   素および前記記憶要素とを制御する制御要素とから構成
   されることを特徴とする半導体集積回路。
2. （２）２次元逆直交変換を行う半導体集積回路において
   、１次元逆直交変換を実行する２＾ｎ個（ｎ≧２）の処
   理要素と、この処理要素に接続された記憶要素と、前記
   処理要素および前記記憶要素とを制御する制御要素とか
   ら構成されることを特徴とする半導体集積回路。