JPH0476728U - - Google Patents
Info
- Publication number
- JPH0476728U JPH0476728U JP12141890U JP12141890U JPH0476728U JP H0476728 U JPH0476728 U JP H0476728U JP 12141890 U JP12141890 U JP 12141890U JP 12141890 U JP12141890 U JP 12141890U JP H0476728 U JPH0476728 U JP H0476728U
- Authority
- JP
- Japan
- Prior art keywords
- output
- multiplier
- adder
- supplied
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図はこの考案の一実施例による位相同期ル
ープを示す図、第2図は第1図の各部の波形を示
す図、第3図はこの考案の他の実施例を示す図、
第4図は従来の位相同期ループを示す図、第5図
は第4図の各部の波形を示す図である。 図において、1は位相検波器、2はA/D変換
器、3はデイジタルループフイルタ、3aは第1
乗算器、3bは第2乗算器、3cは第1加算器、
3dは遅延回路、3eは第2加算器、3fは補正
回路、3gはスイツチ、4はD/A変換器、5は
VCO、6はロツクオン検出器。なお、図中、同
一符号は同一、又は相当部分を示す。
ープを示す図、第2図は第1図の各部の波形を示
す図、第3図はこの考案の他の実施例を示す図、
第4図は従来の位相同期ループを示す図、第5図
は第4図の各部の波形を示す図である。 図において、1は位相検波器、2はA/D変換
器、3はデイジタルループフイルタ、3aは第1
乗算器、3bは第2乗算器、3cは第1加算器、
3dは遅延回路、3eは第2加算器、3fは補正
回路、3gはスイツチ、4はD/A変換器、5は
VCO、6はロツクオン検出器。なお、図中、同
一符号は同一、又は相当部分を示す。
Claims (1)
- 位相検波器と位相検波器出力をA/D変換する
A/D変換器と、A/D変換器出力をフイルタリ
ングし、第1乗算器、第2乗算器、第1加算器、
第2加算器、遅延回路より構成され、A/D変換
器出力が第1乗算器、第2乗算器に入力され、第
1乗算器の出力が第2加算器の一方の入力に供給
され、第2乗算器の出力が第1加算器の一方の入
力に供給され、第1加算器の出力が第2加算器の
他方の入力に供給されるとともに遅延回路に供給
され、遅延回路出力が第1加算器の他方の入力に
供給されるデイジタルループフイルタと、デイジ
タルリープフイルタ出力をD/A変換するD/A
変換器と、D/A変換器出力信号により発振周波
数を制御される電圧制御発振器と、ロツクオン検
出器とを備えた位相同期ループにおいて、デイジ
タルループフイルタ内の第1乗算器出力を入力し
て第1乗算器の乗算係数を変更した場合の第1乗
算器出力の変化分を計算し、遅延回路の初期値と
して変化分を遅延回路に供給する補正回路を設け
たことを特徴とする位相同期ループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12141890U JPH0476728U (ja) | 1990-11-19 | 1990-11-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12141890U JPH0476728U (ja) | 1990-11-19 | 1990-11-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0476728U true JPH0476728U (ja) | 1992-07-03 |
Family
ID=31869275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12141890U Pending JPH0476728U (ja) | 1990-11-19 | 1990-11-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0476728U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015207827A (ja) * | 2014-04-17 | 2015-11-19 | 富士通株式会社 | 位相同期回路 |
-
1990
- 1990-11-19 JP JP12141890U patent/JPH0476728U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015207827A (ja) * | 2014-04-17 | 2015-11-19 | 富士通株式会社 | 位相同期回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11122106A5 (ja) | ||
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPS59827Y2 (ja) | 位相同期回路 | |
| JPH021930U (ja) | ||
| JPS5948144U (ja) | 周波数シンセサイザ | |
| JPS60114442U (ja) | ハ−モニツクpllオシレ−タ | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| JPH028233U (ja) | ||
| JPS6444730U (ja) | ||
| JPH03103637U (ja) | ||
| JPH0478828U (ja) | ||
| JPH0420729U (ja) | ||
| JPS6349832U (ja) | ||
| JPS6185934U (ja) | ||
| JPH0434027U (ja) | ||
| JPS62186533U (ja) | ||
| JPH0232240U (ja) | ||
| JPS62125030U (ja) | ||
| JPH0472725U (ja) | ||
| JPH03103636U (ja) | ||
| JPH0275846U (ja) | ||
| JPH03121732U (ja) | ||
| JPH0434028U (ja) | ||
| JPS63181031U (ja) | ||
| JPH0419836U (ja) |