JPH047755A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH047755A JPH047755A JP2108873A JP10887390A JPH047755A JP H047755 A JPH047755 A JP H047755A JP 2108873 A JP2108873 A JP 2108873A JP 10887390 A JP10887390 A JP 10887390A JP H047755 A JPH047755 A JP H047755A
- Authority
- JP
- Japan
- Prior art keywords
- stack pointer
- chip microcomputer
- stack
- value
- program counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ビデオテープレコーダ等に利用されるワンチ
ップマイクロコンピュータに関するものである。
ップマイクロコンピュータに関するものである。
（従来の技術）
近年、ビデオテープレコーダ等の民生機器の高機能化や
高操作性実現のために大規模なワンチップマイクロコン
ピュータが用いられるにともない、プログラム開発を容
易にするために構造化プログラミング技法が利用されて
きており、これを可能とするために、スタック機能がワ
ンチップマイクロコンピュータに搭載されてきている。
高操作性実現のために大規模なワンチップマイクロコン
ピュータが用いられるにともない、プログラム開発を容
易にするために構造化プログラミング技法が利用されて
きており、これを可能とするために、スタック機能がワ
ンチップマイクロコンピュータに搭載されてきている。
以下、図面を参照しながら、上述したワンチップマイク
ロコンピュータの動作例について説明する。第５図は従
来のスタック機能付きのワンチップマイクロコンピュー
タの構成図を示す。第５図において、■はプログラムを
記憶するリードオンリメモリ（以下ＲＯＭと呼ぶ）、２
は命令レジスタ部、３は命令制御部、４はプログラムの
実行アドレスを示すプログラムカウンタ、５は各種の情
報や割り込みやサブルーチンコール時のリターンアドレ
スや引数１己憶に利用されるランダムアクセスメモリ（
以下ＲＡＭと呼ぶ）であり、６はスタックのアドレスを
示すスタックポインタである。以下、その動作について
、プログラムカウンタを例にとって説明する。スタック
はＦ Ｉ ＬＯ（Ｆｉｒｓｔ ＩｎＬ ａｓｔ Ｏ
ｕｔ）方式のメモリで、入力の順番にデータを積み重ね
てゆき、出力の指令があると最後に入力されたものを最
初にして入力と逆の順番でデータを出力する形式のメモ
リである。ワンチップマイクロコンピュータでは、サブ
ルーチンコールや割り込みが発生すると、その時点のプ
ログラムカウンタ４の値をＲＡＭ５に書き込むとともに
。
ロコンピュータの動作例について説明する。第５図は従
来のスタック機能付きのワンチップマイクロコンピュー
タの構成図を示す。第５図において、■はプログラムを
記憶するリードオンリメモリ（以下ＲＯＭと呼ぶ）、２
は命令レジスタ部、３は命令制御部、４はプログラムの
実行アドレスを示すプログラムカウンタ、５は各種の情
報や割り込みやサブルーチンコール時のリターンアドレ
スや引数１己憶に利用されるランダムアクセスメモリ（
以下ＲＡＭと呼ぶ）であり、６はスタックのアドレスを
示すスタックポインタである。以下、その動作について
、プログラムカウンタを例にとって説明する。スタック
はＦ Ｉ ＬＯ（Ｆｉｒｓｔ ＩｎＬ ａｓｔ Ｏ
ｕｔ）方式のメモリで、入力の順番にデータを積み重ね
てゆき、出力の指令があると最後に入力されたものを最
初にして入力と逆の順番でデータを出力する形式のメモ
リである。ワンチップマイクロコンピュータでは、サブ
ルーチンコールや割り込みが発生すると、その時点のプ
ログラムカウンタ４の値をＲＡＭ５に書き込むとともに
。
スタックポインタ６の値を＋１する。次に、サブルーチ
ンコールや割り込みから復帰するときには、スタックポ
インタ６の値の示すＲＡＭ５よりプログラムカウンタの
値を読み出し、プログラムカウンタ４に入力し、そのプ
ログラムカウンタの示すアドレスの命令をＲＯＭＩより
命令レジスタ部２に読み出し、命令制御部３により実行
される。
ンコールや割り込みから復帰するときには、スタックポ
インタ６の値の示すＲＡＭ５よりプログラムカウンタの
値を読み出し、プログラムカウンタ４に入力し、そのプ
ログラムカウンタの示すアドレスの命令をＲＯＭＩより
命令レジスタ部２に読み出し、命令制御部３により実行
される。
（発明が解決しようとする課題）
しかしながら、上記のような構成では、外部からのノイ
ズ等の要因でスタックポインタ６が狂ってしまうと、第
２図に示すようにスタック用エリアとユーザー用のデー
タエリアとを分けて利用していたものが、第３図に示す
ようにスタックエリアとユーザー用データエリアとが重
なり、その結果、他の用途に利用されているＲＡＭが常
に破壊され、ワンチップマイクロコンピュータの機能が
正常に働かず、ビデオテープレコーダ等の機器が正常動
作しなくなる。また、ワンチップマイクロコンピュータ
が電池等でバックアップされていると、電池等の放電が
行われない間は、電源コードを抜いても機器は正常に復
帰しないという欠点を有していた。
ズ等の要因でスタックポインタ６が狂ってしまうと、第
２図に示すようにスタック用エリアとユーザー用のデー
タエリアとを分けて利用していたものが、第３図に示す
ようにスタックエリアとユーザー用データエリアとが重
なり、その結果、他の用途に利用されているＲＡＭが常
に破壊され、ワンチップマイクロコンピュータの機能が
正常に働かず、ビデオテープレコーダ等の機器が正常動
作しなくなる。また、ワンチップマイクロコンピュータ
が電池等でバックアップされていると、電池等の放電が
行われない間は、電源コードを抜いても機器は正常に復
帰しないという欠点を有していた。
本発明の目的は、従来の欠点を解消し、外部からのノイ
ズ等によりスタック用エリアがずれ、ユーザー用データ
エリアに重なり、その結果、ワンチップマイクロコンピ
ュータが正常動作せず機器全体として機能不能状態に陥
ることを防止でき、機器自体の信頼性を向上させること
ができるワンチップマイクロコンピュータを提供するこ
とである。
ズ等によりスタック用エリアがずれ、ユーザー用データ
エリアに重なり、その結果、ワンチップマイクロコンピ
ュータが正常動作せず機器全体として機能不能状態に陥
ることを防止でき、機器自体の信頼性を向上させること
ができるワンチップマイクロコンピュータを提供するこ
とである。
（課題を解決するための手段）
本発明のワンチップマイクロコンピュータでは、スタッ
クポインタの監視を行い異常が生じた場合には、強制的
にワンチップマイクロコンピュータにリセットをかける
機能を備えたものである・（作 用） 本発明は、上記した構成によって、外部からのノイズ等
によりスタックエリアがずれユーザ用データエリアに重
なり、その結果、ワンチップマイクロコンピュータが正
常動作せず機器全体として機能不能状態に陥ることを防
止でき、機器自体の信頼性を向上させることができる。
クポインタの監視を行い異常が生じた場合には、強制的
にワンチップマイクロコンピュータにリセットをかける
機能を備えたものである・（作 用） 本発明は、上記した構成によって、外部からのノイズ等
によりスタックエリアがずれユーザ用データエリアに重
なり、その結果、ワンチップマイクロコンピュータが正
常動作せず機器全体として機能不能状態に陥ることを防
止でき、機器自体の信頼性を向上させることができる。
（実施例）
以下本発明の一実施例のフンチップマイクロコンピュー
タについて、図面を参照しながら説明する。第１図は本
発明の実施例におけるワンチップマイクロコンピュータ
の構成を示すものである。
タについて、図面を参照しながら説明する。第１図は本
発明の実施例におけるワンチップマイクロコンピュータ
の構成を示すものである。
第１図において、従来例に示したものと同じ構成部品に
ついては同一符号を付し、その説明を省略する。７はワ
ンチップマイクロコンピュータのリセット制御部であり
、８はスタックポインタ６の許容される範囲を示すスタ
ックポインタ許容範囲記憶部で、９はスタックポインタ
監視部である。
ついては同一符号を付し、その説明を省略する。７はワ
ンチップマイクロコンピュータのリセット制御部であり
、８はスタックポインタ６の許容される範囲を示すスタ
ックポインタ許容範囲記憶部で、９はスタックポインタ
監視部である。
以上のように構成されたワンチップマイクロコンピュー
タについて、以下第１図、第２図、第３図、第４図を用
いて説明する。ワンチップマイクロコンピュータは、通
常、サブルーチンコールや割り込みが発生すると、その
時点のプログラムカウンタ４の値をＲＡＭ５に書き込む
とともに、スタックポインタ６の値を＋１する。次に、
サブルーチンコールや割り込みから復帰するときには、
スタックポインタ６の値の示すＲＡＭ５よりプログラム
カウンタの値を読み出し、プログラムカウンタ４に入力
し、そのプログラムカウンタの示すアドレスの命令をＲ
ＯＭ１より命令レジスタ部２に読み出し、命令制御部３
により実行している。
タについて、以下第１図、第２図、第３図、第４図を用
いて説明する。ワンチップマイクロコンピュータは、通
常、サブルーチンコールや割り込みが発生すると、その
時点のプログラムカウンタ４の値をＲＡＭ５に書き込む
とともに、スタックポインタ６の値を＋１する。次に、
サブルーチンコールや割り込みから復帰するときには、
スタックポインタ６の値の示すＲＡＭ５よりプログラム
カウンタの値を読み出し、プログラムカウンタ４に入力
し、そのプログラムカウンタの示すアドレスの命令をＲ
ＯＭ１より命令レジスタ部２に読み出し、命令制御部３
により実行している。
この場合には、第２図に示すようにスタック用エリアと
ユーザー用のデータエリアが分けて利用されていて、正
常に動作する。しかし、外部からのノイズ等により、ス
タックポインタ６が破壊されると、スタックポインタの
値が、スタックポインタ許容範囲記憶部８で許可されて
いるスタックポインタ値以外となる。スタックポインタ
監視部９は常にスタックポインタを監視しており、上記
の状態になるとリセット指令をリセット制御部７に出力
する。この結果、ワンチップマイクロコンピュータは、
−瞬誤動作をするが、初期化され、再び正常動作を行う
。この様子を第４図に示す。
ユーザー用のデータエリアが分けて利用されていて、正
常に動作する。しかし、外部からのノイズ等により、ス
タックポインタ６が破壊されると、スタックポインタの
値が、スタックポインタ許容範囲記憶部８で許可されて
いるスタックポインタ値以外となる。スタックポインタ
監視部９は常にスタックポインタを監視しており、上記
の状態になるとリセット指令をリセット制御部７に出力
する。この結果、ワンチップマイクロコンピュータは、
−瞬誤動作をするが、初期化され、再び正常動作を行う
。この様子を第４図に示す。
（発明の効果）
本発明によれば、スタックポインタ許容範囲記憶部とス
タックポインタの監視部を設けることにより、外来ノイ
ズの発生によりワンチップマイクロコンピュータが機能
停止し、機器が機能不能に陥ることを防止でき、より信
頼性の高い機器を実現でき、その実用上の効果は大であ
る。
タックポインタの監視部を設けることにより、外来ノイ
ズの発生によりワンチップマイクロコンピュータが機能
停止し、機器が機能不能に陥ることを防止でき、より信
頼性の高い機器を実現でき、その実用上の効果は大であ
る。
第１図は１本発明の一実施例におけるワンチップマイク
ロコンピュータの構成図、第２図は、第１図のワンチッ
プマイクロコンピュータのＲＡＭの正常時の利用状態を
示し、第３図は第５図の従来型のワンチップマイクロコ
ンピュータのＲＡＭの異常時の状態を示し、第４図はス
タックポインタが異常になったときのワンチップマイク
ロコンピュータの動きを示し、第５図は従来型のワンチ
ップマイクロコンピュータの構成図である。 １・・・リードオンリメモリ（ＲＯＭ）、 ２・・・
命令レジスタ部、 ３・・・命令制御部、４・・・プロ
グラムカウンタ、 ５・・・ランダムアクセスメモリ
（ＲＡＭ）、 ６・・・スタックポインタ、 ７・・
・リセット制御部、８・・・スタックポインタ許容範囲
記憶部、９・・・スタックポインタ監視部。 特許出願人 松下電器産業株式会社
ロコンピュータの構成図、第２図は、第１図のワンチッ
プマイクロコンピュータのＲＡＭの正常時の利用状態を
示し、第３図は第５図の従来型のワンチップマイクロコ
ンピュータのＲＡＭの異常時の状態を示し、第４図はス
タックポインタが異常になったときのワンチップマイク
ロコンピュータの動きを示し、第５図は従来型のワンチ
ップマイクロコンピュータの構成図である。 １・・・リードオンリメモリ（ＲＯＭ）、 ２・・・
命令レジスタ部、 ３・・・命令制御部、４・・・プロ
グラムカウンタ、 ５・・・ランダムアクセスメモリ
（ＲＡＭ）、 ６・・・スタックポインタ、 ７・・
・リセット制御部、８・・・スタックポインタ許容範囲
記憶部、９・・・スタックポインタ監視部。 特許出願人 松下電器産業株式会社
Claims (1)
- 割り込みやサブルーチンコール時のリターンアドレスや
引数等の記憶用として用いられるスタックメモリと、前
記スタックメモリのアドレスを示すスタックポインタと
、前記スタックポインタの範囲を与えるスタックポイン
タ許容範囲記憶部と、前記スタックポインタの値を、前
記スタックポインタ許容範囲記憶部の値と比較し、前記
スタックポインタが許可外の値をとったとき、リセット
信号を発するスタックポインタ監視部と、前記リセット
信号に基づいてリセット動作を行わせるリセット制御部
とを備えたことを特徴とするワンチップマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108873A JPH047755A (ja) | 1990-04-26 | 1990-04-26 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2108873A JPH047755A (ja) | 1990-04-26 | 1990-04-26 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047755A true JPH047755A (ja) | 1992-01-13 |
Family
ID=14495757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2108873A Pending JPH047755A (ja) | 1990-04-26 | 1990-04-26 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05250221A (ja) * | 1992-03-10 | 1993-09-28 | Nec Corp | シミュレータ実行方式 |
| US10344824B2 (en) | 2015-10-20 | 2019-07-09 | Thiele Gmbh & Co. Kg | Pivotable block lock |
-
1990
- 1990-04-26 JP JP2108873A patent/JPH047755A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05250221A (ja) * | 1992-03-10 | 1993-09-28 | Nec Corp | シミュレータ実行方式 |
| US10344824B2 (en) | 2015-10-20 | 2019-07-09 | Thiele Gmbh & Co. Kg | Pivotable block lock |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY108933A (en) | Data processing system with power-fail protected memory module | |
| KR100327855B1 (ko) | 시스템리셋방법 | |
| JPS6159531A (ja) | マイクロプログラムロ−ド装置 | |
| JPH047755A (ja) | ワンチップマイクロコンピュータ | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JP3003197B2 (ja) | ロボットの数値制御装置 | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| CN117762705A (zh) | 一种导出调试数据的系统 | |
| JPS62102314A (ja) | 瞬時停電時のマイクロコンピユ−タ動作保護装置 | |
| JPS6378212A (ja) | 半導体装置 | |
| JPH0316647B2 (ja) | ||
| JPS6117475Y2 (ja) | ||
| JPS5814204A (ja) | マイクロコンピユ−タ制御装置 | |
| JPS644212B2 (ja) | ||
| KR970008509B1 (ko) | 마이크로 프로세서를 리세트하는 장치 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JP3033640B2 (ja) | Ｃｐｕ動作監視回路 | |
| JPH0268634A (ja) | 電子計算機予備方式 | |
| JPH04160539A (ja) | マイクロコンピュータ | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH04252316A (ja) | 停電通知方式 | |
| JPS58200355A (ja) | Ｃｐｕの動作監視システム | |
| JPS61163452A (ja) | 中央制御装置 | |
| JPH02264339A (ja) | 情報処理装置 | |
| JPS59139420A (ja) | 停電時刻記録方式 |