JPS644212B2 - - Google Patents
Info
- Publication number
- JPS644212B2 JPS644212B2 JP56139084A JP13908481A JPS644212B2 JP S644212 B2 JPS644212 B2 JP S644212B2 JP 56139084 A JP56139084 A JP 56139084A JP 13908481 A JP13908481 A JP 13908481A JP S644212 B2 JPS644212 B2 JP S644212B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- data
- abnormality
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロコンピユータが自ら異常を
判定するプログラムを備えたマイクロコンピユー
タの異常判定方法に関する。
判定するプログラムを備えたマイクロコンピユー
タの異常判定方法に関する。
第１図に示すようにマイクロコンピユータ（以
下マイコンと略称する）１０が異常になつたと
き、それを出力ポート１１から出る何らかの信号
Ｓの変化として外部検知回路２０に知らせ、該検
知回路からのリセツト信号でマイコン１０
をシステムリセツトする方式がある。ところが従
来のリセツト方式では信号Ｓが例えば、マイコン
１０が動作していれば出て、動作しなくなれば停
止するという様な単純なものであるので、実際に
マイコン異常となつても信号Ｓからは正常と判断
され、リセツトされないケースもある。
下マイコンと略称する）１０が異常になつたと
き、それを出力ポート１１から出る何らかの信号
Ｓの変化として外部検知回路２０に知らせ、該検
知回路からのリセツト信号でマイコン１０
をシステムリセツトする方式がある。ところが従
来のリセツト方式では信号Ｓが例えば、マイコン
１０が動作していれば出て、動作しなくなれば停
止するという様な単純なものであるので、実際に
マイコン異常となつても信号Ｓからは正常と判断
され、リセツトされないケースもある。
本発明は、マイコン側にプログラムによる異常
検出機能を持たせ、上述したシステムであれば外
部検知回路に積極的にリセツトを促そうとするも
のである。本発明は、マイクロコンピユータの通
常の処理プログラムに従い制御データを作成し、
被制御機器を制御するシステムにおける該マイク
ロコンピユータの異常判定方法であつて、前記通
常の処理プログラムの一部に異常判定プログラム
を設け、該異常判定プログラムは前記被制御機器
に対する制御データを基準データとしてランダム
アクセスメモリ内の所定領域に書き込むステツ
プ、該基準データと所定の関係を有するデータを
該ランダムアクセスメモリ内の他の領域に書き込
むステツプ、該所定領域に書き込まれた基準デー
タと、該他の領域に書き込まれたデータとが前記
所定の関係を有するか否かを判断するステツプ及
び、該所定の関係を有しないとき異常と判定して
異常処理を行うステツプを含むことを特徴とする
が、以下図面を参照しながらこれを詳細に説明す
る。
検出機能を持たせ、上述したシステムであれば外
部検知回路に積極的にリセツトを促そうとするも
のである。本発明は、マイクロコンピユータの通
常の処理プログラムに従い制御データを作成し、
被制御機器を制御するシステムにおける該マイク
ロコンピユータの異常判定方法であつて、前記通
常の処理プログラムの一部に異常判定プログラム
を設け、該異常判定プログラムは前記被制御機器
に対する制御データを基準データとしてランダム
アクセスメモリ内の所定領域に書き込むステツ
プ、該基準データと所定の関係を有するデータを
該ランダムアクセスメモリ内の他の領域に書き込
むステツプ、該所定領域に書き込まれた基準デー
タと、該他の領域に書き込まれたデータとが前記
所定の関係を有するか否かを判断するステツプ及
び、該所定の関係を有しないとき異常と判定して
異常処理を行うステツプを含むことを特徴とする
が、以下図面を参照しながらこれを詳細に説明す
る。
本発明ではマイコン１０が正常に動作している
時にはマイコンの出力ポート１１より正常動作に
対応する出力を発生させる。この出力Ｓはたとえ
ば一定周期のオンオフ信号のような簡単な信号で
もよいし、互いに相関関係を持つた多重信号パタ
ーンでもよい。前者の場合には第１図の検知回路
２０は単純なＦ／Ｖ（周波数→電圧）交換回路に
より規定の周波数が出力ポート１１より発生して
いるかどうかを判定するだけでよい。この時たと
えば出力ポート１１の出力応答が停止した場合検
知回路２０はリセツト用の入力ポート１２にリセ
ツト信号を伝達する。
時にはマイコンの出力ポート１１より正常動作に
対応する出力を発生させる。この出力Ｓはたとえ
ば一定周期のオンオフ信号のような簡単な信号で
もよいし、互いに相関関係を持つた多重信号パタ
ーンでもよい。前者の場合には第１図の検知回路
２０は単純なＦ／Ｖ（周波数→電圧）交換回路に
より規定の周波数が出力ポート１１より発生して
いるかどうかを判定するだけでよい。この時たと
えば出力ポート１１の出力応答が停止した場合検
知回路２０はリセツト用の入力ポート１２にリセ
ツト信号を伝達する。
上述した信号Ｓを本発明ではマイコン１０の内
部プログラムにより発生する。一般に１チツプマ
イコンROM（読出し専用メモリ）、RAM（ランダ
ムアクセスメモリ）、内部レジスタ等を内蔵する。
このうちROMはマスク化された場合マイコンの
破壊時以外に内容は変化しないので、マイコン異
常（主として誤動作）判定には不向きである。一
方、内部レジスタの内容はマイコンの動作中任意
に変わり得るのでこれもマイコンの誤動作判定に
は使えない。残るRAMはマイコンの動作中必要
なデータを保持し、特に被制御機器に対する制御
動作に直接関係するフラグ類を含むので、本発明
ではこのRAMの動作をマイコン異常の判定に用
いる。
部プログラムにより発生する。一般に１チツプマ
イコンROM（読出し専用メモリ）、RAM（ランダ
ムアクセスメモリ）、内部レジスタ等を内蔵する。
このうちROMはマスク化された場合マイコンの
破壊時以外に内容は変化しないので、マイコン異
常（主として誤動作）判定には不向きである。一
方、内部レジスタの内容はマイコンの動作中任意
に変わり得るのでこれもマイコンの誤動作判定に
は使えない。残るRAMはマイコンの動作中必要
なデータを保持し、特に被制御機器に対する制御
動作に直接関係するフラグ類を含むので、本発明
ではこのRAMの動作をマイコン異常の判定に用
いる。
以下第２図〜第４図を参照しながら本発明の一
実施例を説明する。第２図はマイコン１０の内部
RAM１３の説明図である。本例ではこのRAM
１３の特定のｎ個（ｎ≧２）のアドレスA1，A2，
……Aoを異常判定用に指定する。そして、マイ
コン１０の通常の処理プログラム中に後述する制
御プログラムと判定プログラムを含める。制御プ
ログラムは先ずアドレスA1に基準データＤを書
込む。そして、一例としては残りのアドレスA2
〜Aoには同じデータＤかその反転データを書
込む。第３図ａに示す例はｎ＝３とし、アドレス
A1に基準データＤを、またアドレスA2にそれと
同じデータＤを、さらにアドレスA3には反転デ
ータを書込む制御プログラムの例である。動作
は「A1データ書き換え」から始まる。これはア
ドレスA1に基準データＤを書込むことを意味す
る。次のステツプの「A2←A1」はアドレスA1の
データ、つまりＤをアドレスA2に転送してそこ
に同じものを書込むことを意味する。最後のステ
ツプの「A3←1」はアドレスA1のデータを反転
したものをアドレスA3に転送してそこに書込
むことを意味する。尚、基準データＤはマイコン
１０の動作に従がい、例えば１回目の制御プログ
ラム実行時にはD1で、２回目はD2、３回目はD3，
……と変化することもある。
実施例を説明する。第２図はマイコン１０の内部
RAM１３の説明図である。本例ではこのRAM
１３の特定のｎ個（ｎ≧２）のアドレスA1，A2，
……Aoを異常判定用に指定する。そして、マイ
コン１０の通常の処理プログラム中に後述する制
御プログラムと判定プログラムを含める。制御プ
ログラムは先ずアドレスA1に基準データＤを書
込む。そして、一例としては残りのアドレスA2
〜Aoには同じデータＤかその反転データを書
込む。第３図ａに示す例はｎ＝３とし、アドレス
A1に基準データＤを、またアドレスA2にそれと
同じデータＤを、さらにアドレスA3には反転デ
ータを書込む制御プログラムの例である。動作
は「A1データ書き換え」から始まる。これはア
ドレスA1に基準データＤを書込むことを意味す
る。次のステツプの「A2←A1」はアドレスA1の
データ、つまりＤをアドレスA2に転送してそこ
に同じものを書込むことを意味する。最後のステ
ツプの「A3←1」はアドレスA1のデータを反転
したものをアドレスA3に転送してそこに書込
むことを意味する。尚、基準データＤはマイコン
１０の動作に従がい、例えば１回目の制御プログ
ラム実行時にはD1で、２回目はD2、３回目はD3，
……と変化することもある。
アドレスA1としては、RAM１３中の各種フラ
グ類のうちで、もしそのフラグがマイコンの被制
御機器に対する制御動作と無関係に改変されてし
まうと以後の制御動作に支障をきたすようなフラ
グを格納しているアドレスそのものとする。この
場合データＤは当該フラグである。また、アドレ
スA1にデータＤを入れ、残りのアドレスAi（ｉ＝
２〜ｎ）にはデータＤを１ビツトずつシフトした
ような、データＤと特定の関係があり、且つ識別
可能な任意のパターンを入れることも考えられ
る。第３図の例のように、反転データを特定ア
ドレスに入れておくと、そのアドレスの内容が外
来ノイズ等により特定の方向の変化を受けやすい
（例えばクリアされる）という傾向を持つ場合に
異常動作の検出能力を向上させる上で有効であ
る。
グ類のうちで、もしそのフラグがマイコンの被制
御機器に対する制御動作と無関係に改変されてし
まうと以後の制御動作に支障をきたすようなフラ
グを格納しているアドレスそのものとする。この
場合データＤは当該フラグである。また、アドレ
スA1にデータＤを入れ、残りのアドレスAi（ｉ＝
２〜ｎ）にはデータＤを１ビツトずつシフトした
ような、データＤと特定の関係があり、且つ識別
可能な任意のパターンを入れることも考えられ
る。第３図の例のように、反転データを特定ア
ドレスに入れておくと、そのアドレスの内容が外
来ノイズ等により特定の方向の変化を受けやすい
（例えばクリアされる）という傾向を持つ場合に
異常動作の検出能力を向上させる上で有効であ
る。
本例では第３図ｂに示す如き判定プログラムに
よつてマイコン動作中にはあらかじめ定められた
A1と各Aiの関係が正しいかどうかを判定する。
この判定プログラムはいかなるRAMデータ異常
時にも必ず定期的に実行されるプログラムループ
内に設ける必要がある。このようなループは前述
の検知回路２０を含むシステム構成を採用した時
には必ず存在する。そして上記判定プログラムが
異常を検出した時には出力ポート１１の出力Ｓを
正常動作に対応するパターン以外のものに変更す
る。これにより検知回路２０は動作異常を検出し
てマイコン１０にリセツトをかけることができ
る。
よつてマイコン動作中にはあらかじめ定められた
A1と各Aiの関係が正しいかどうかを判定する。
この判定プログラムはいかなるRAMデータ異常
時にも必ず定期的に実行されるプログラムループ
内に設ける必要がある。このようなループは前述
の検知回路２０を含むシステム構成を採用した時
には必ず存在する。そして上記判定プログラムが
異常を検出した時には出力ポート１１の出力Ｓを
正常動作に対応するパターン以外のものに変更す
る。これにより検知回路２０は動作異常を検出し
てマイコン１０にリセツトをかけることができ
る。
第３図ｂに示す判定プログラムの例は、アドレ
スA2内のデータがアドレスA1内のデータと等し
いか否か（正常であれば共にＤ）を判定し、イエ
スＹであればアドレスA3内のデータがアドレス
A1内のデータを反転したものと等しいか否か
（正常であれば共に）を判定する。これもイエ
スＹであれば出力ポート１１のレベルを反転す
る。これをマイコン動作時は周期的に繰り返すの
で、正常時の出力ポート１１の信号Ｓは第４図の
ようにパルス列となる。これに対し、マイコン異
常が生じて第３図ｂのいずれかのステツプでノ−
Ｎに分岐してしまうと出力ポート１１のレベルは
Ｈ（ハイ）またはＬ（ロー）に固定される。従つて
検知回路２０はこの信号Ｓの変化からマイコン異
常を知り、リセツト信号を発生できる。こ
のように被制御機器を制御するためのフラグ等の
制御データを用いて異常判定を行うため、異常判
定用に予め別途デジタルデータを記憶しておく
ROM等の記憶装置が不要となる。
スA2内のデータがアドレスA1内のデータと等し
いか否か（正常であれば共にＤ）を判定し、イエ
スＹであればアドレスA3内のデータがアドレス
A1内のデータを反転したものと等しいか否か
（正常であれば共に）を判定する。これもイエ
スＹであれば出力ポート１１のレベルを反転す
る。これをマイコン動作時は周期的に繰り返すの
で、正常時の出力ポート１１の信号Ｓは第４図の
ようにパルス列となる。これに対し、マイコン異
常が生じて第３図ｂのいずれかのステツプでノ−
Ｎに分岐してしまうと出力ポート１１のレベルは
Ｈ（ハイ）またはＬ（ロー）に固定される。従つて
検知回路２０はこの信号Ｓの変化からマイコン異
常を知り、リセツト信号を発生できる。こ
のように被制御機器を制御するためのフラグ等の
制御データを用いて異常判定を行うため、異常判
定用に予め別途デジタルデータを記憶しておく
ROM等の記憶装置が不要となる。
第４図は検知回路２０の具体例である。この回
路の入力段はＦ／Ｖ変換回路２１で、これにより
出力ポート１１からの信号Ｓの周波数を電圧Ｖに
変換する。２２は電圧比較器で、入力電圧Ｖが基
準電圧Vrefより高ければ出力をＬにしている。こ
の状態はマイコン１０が正常で信号Ｓが周期的に
レベルをＬ，Ｈ，Ｌ，Ｈ……と切替えている場合
（正常パターン）である。これに対しマイコン異
常で信号ＳのレベルがＬまたはＨに固定された場
合（異常パターン）は直流分のみとなりＦ／Ｖ変
換器２１の出力Ｖは０になる。この結果電圧比較
器２２の出力はＬからＨに立上るので、この立上
りをトリガ信号Ｔとして単安定回路２３を起動す
る。単安定回路２３はこの起動によつて一時的に
Ｌとなる信号を出力し、その立下りでマイ
コン１０をリセツトする。
路の入力段はＦ／Ｖ変換回路２１で、これにより
出力ポート１１からの信号Ｓの周波数を電圧Ｖに
変換する。２２は電圧比較器で、入力電圧Ｖが基
準電圧Vrefより高ければ出力をＬにしている。こ
の状態はマイコン１０が正常で信号Ｓが周期的に
レベルをＬ，Ｈ，Ｌ，Ｈ……と切替えている場合
（正常パターン）である。これに対しマイコン異
常で信号ＳのレベルがＬまたはＨに固定された場
合（異常パターン）は直流分のみとなりＦ／Ｖ変
換器２１の出力Ｖは０になる。この結果電圧比較
器２２の出力はＬからＨに立上るので、この立上
りをトリガ信号Ｔとして単安定回路２３を起動す
る。単安定回路２３はこの起動によつて一時的に
Ｌとなる信号を出力し、その立下りでマイ
コン１０をリセツトする。
以上述べたように本発明によれば、マイコン自
らがその内部プログラムによつてRAM内のデー
タの正異常を判定するので、マイコン異常はもち
ろんのことデータ異常も積極的に検出できる利点
がある。更に予めROM等の記憶装置に記憶した
異常判定専用データを用いて異常判定を行う方式
と異なり、被制御機器を制御するための制御デー
タを用いて異常判定を行う方式のため、少ない記
憶装置あるいは記憶容量で実現可能である。
らがその内部プログラムによつてRAM内のデー
タの正異常を判定するので、マイコン異常はもち
ろんのことデータ異常も積極的に検出できる利点
がある。更に予めROM等の記憶装置に記憶した
異常判定専用データを用いて異常判定を行う方式
と異なり、被制御機器を制御するための制御デー
タを用いて異常判定を行う方式のため、少ない記
憶装置あるいは記憶容量で実現可能である。
第１図はマイクロコンピユータのシステムリセ
ツト方式の説明図、第２図〜第４図は本発明の一
実施例を示す図で、第２図はRAMの説明図、第
３図は異常判定プログラムの説明図、第４図は外
部検知回路の具体例を示すブロツク図である。 図中、１０はマイクロコンピユータ、１１は出
力ポート、１３はRAMである。
ツト方式の説明図、第２図〜第４図は本発明の一
実施例を示す図で、第２図はRAMの説明図、第
３図は異常判定プログラムの説明図、第４図は外
部検知回路の具体例を示すブロツク図である。 図中、１０はマイクロコンピユータ、１１は出
力ポート、１３はRAMである。
Claims (1)
- 【特許請求の範囲】 １ マイクロコンピユータの通常の処理プログラ
ムに従い制御データを作成し、被制御機器を制御
するシステムにおける該マイクロコンピユータの
異常判定方法であつて、前記通常の処理プログラ
ムの一部に異常判定プログラムを設け、 該異常判定プログラムは前記被制御機器に対す
る制御データを基準データとしてランダムアクセ
スメモリ内の所定領域に書き込むステツプ、 該基準データと所定の関係を有するデータを該
ランダムアクセスメモリ内の他の領域に書き込む
ステツプ、 該所定領域に書き込まれた基準データと、該他
の領域に書き込まれたデータとが前記所定の関係
を有するか否かを判断するステツプ及び、 該所定の関係を有しないとき異常と判定して異
常処理を行うステツプを含むことを特徴とするマ
イクロコンピユータの異常判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56139084A JPS5840674A (ja) | 1981-09-03 | 1981-09-03 | マイクロコンピュ−タの異常判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56139084A JPS5840674A (ja) | 1981-09-03 | 1981-09-03 | マイクロコンピュ−タの異常判定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5840674A JPS5840674A (ja) | 1983-03-09 |
| JPS644212B2 true JPS644212B2 (ja) | 1989-01-25 |
Family
ID=15237106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56139084A Granted JPS5840674A (ja) | 1981-09-03 | 1981-09-03 | マイクロコンピュ−タの異常判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840674A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357403A (ja) * | 1989-07-14 | 1991-03-12 | Iin Hoi Mui Paul | 照明を施した傘 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60246447A (ja) * | 1984-05-22 | 1985-12-06 | Nec Corp | マイクロプログラム制御処理装置の障害通知方式 |
| JPS63129150A (ja) * | 1986-05-08 | 1988-06-01 | Nippon Denso Co Ltd | 内燃機関制御装置における学習デ−タ保護方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287943A (en) * | 1976-01-19 | 1977-07-22 | Mitsubishi Electric Corp | Operation monitor system for micor processor |
| US4232377A (en) * | 1979-04-16 | 1980-11-04 | Tektronix, Inc. | Memory preservation and verification system |
-
1981
- 1981-09-03 JP JP56139084A patent/JPS5840674A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357403A (ja) * | 1989-07-14 | 1991-03-12 | Iin Hoi Mui Paul | 照明を施した傘 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5840674A (ja) | 1983-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173967B1 (en) | Microprogram load unit | |
| US6564177B1 (en) | Electronic device | |
| JPS644212B2 (ja) | ||
| EP0217348B1 (en) | Memory connected state detecting circuit | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JP3222010B2 (ja) | プログラマブルコントローラ | |
| JP3288114B2 (ja) | マイクロコンピュータ | |
| JPS6161417B2 (ja) | ||
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JPS6126701B2 (ja) | ||
| JPH03113649A (ja) | 書込みデータ転送装置 | |
| JPH0535455B2 (ja) | ||
| JPS58201109A (ja) | 数値制御装置の回路異常検出方法 | |
| JPH0466644U (ja) | ||
| JPH05344184A (ja) | 回線接続部監視回路 | |
| JPS62174845A (ja) | メモリ選択制御回路 | |
| JPH0594265A (ja) | 多重書フアイルシステム | |
| JPS60140958A (ja) | 回線制御方式 | |
| JPH02222035A (ja) | マイクロプログラム制御装置 | |
| JPH03220649A (ja) | パリティチェック回路 | |
| JPS6386050A (ja) | 実装メモリ容量検出方法 | |
| JPH02116933A (ja) | 発停機器制御方式 | |
| JPS6155683B2 (ja) | ||
| JPS5856292A (ja) | メモリ初期設定方式 | |
| JPS6052454B2 (ja) | 制御回路 |