JPH0477926A - ファジィ推論演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、離散値表現されたメンバシップ関数ベクタを
使用してファジィ推論演算処理を行うファジィ推論演算
回路に関する。

［従来の技術］ 従来、この種のファジィ推論演算回路は、第６図に示す
ように、データ記憶部１と推論演算器２とをデータバス
３を介して接続すると共に、データ記憶部１と推論演算
器２との間のデータの転送を制御する図示しないデータ
転送制御部を備えて構成されている。

データ記憶部１には、推論演算を行うためのメンバシッ
プ関数ベクタが記憶される。推論演算器２は、データバ
ス３を介してデータ記憶部１からメンバシップ関数ベク
タの各要素データを順次読み出して、所定の推論演算を
実行する。

データ記憶部１に記憶されるメンバシップ関数は、第７
図に示すような、緩やかな変化を示す関数で、離散値表
現されたベクタ要素データの形態で記憶されている。第
８図は、データ記憶部１に記憶されたメンバシップ関数
ベクタの各要素データＹ。乃至ｙＮ−ｔを示す図である
。通常、このメンバシップ関数ベクタの次数は、数十次
を超え、各要素データＹ。乃至ｙｓ−ｔは、ある程度の
表現精度を持たせるために、例えば８ビット程度のデー
タ語長で表現されるものとなっている。

［発明が解決しようとする課題］ ところで、上述したように、離散値表現されたメンバシ
ップ関数ベクタの次数は、数十次を超えるうえ、各ベク
タ要素データのデータ語長もある程度の表現精度が得ら
れるビット数に設定されるので、従来のファジィ推論演
算回路では、メンバシップ関数ベクタを記憶するための
記憶部に、他のソフトウェアの記憶部と比較して多大な
容量を必要とし、データ記憶部を構成する記憶素子の回
路占有面積が増大するという問題点がある。

これを回避するため、記憶部の容量を削減し、外部から
必要なデータを取り込むようにすると、外部との間での
データの転送頻度が増加して、演算自体に利用可能な時
間が減少するという問題点がある。

また、データ記憶部と推論演算部とを接続するデータバ
スが回路に占める面積も、データ語長に比例するため、
従来の回路では、所定の表現精度を得るためにデータバ
スの占有面積が大きくなり、これによっても回路面積の
増大を招くという問題点がある。

特に、処理の高速化を図るため、複数の演算器を同一チ
ップ内で並列に動作させる場合においては、記憶部と演
算部とを接続するデータバスの本数が演算器の数に比例
して増えるので、従来のデータ語長では、併設可能な演
算器の数が自ずと制限されてしまうという問題点がある
。

本発明はかかる問題点に鑑みてなされたものであって、
外部からデータを導入することなしに、データ記憶部の
容量を削減することができると共に、データ記憶部と演
算部とを接続するバスのバス幅を縮小することができ、
これにより回路面積の大幅な縮小を図ることが可能なフ
ァジィ推論演算回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るファジィ推論演算回路は、メンバシップ関
数ベクタを示す情報を格納する記憶部と、この記憶部に
格納された前記メンバシップ関数ベクタを示す情報を使
用してファジィ推論演算を行う演算部と、前記記憶部と
演算部とを接続するバスとを備えたファジィ推論演算回
路において、前記演算部は、ファジィ推論演算によって
得られたメンバシップ関数ベクタの各隣接ベクタ要素デ
ータ間の差分値を算出し、前記記憶部は、前記演算部で
算出された差分値を前記メンバシップ関数ベクタを示す
情報として記憶するものであることを特徴とする。

また、本発明に係るファジィ推論演算回路は、メンバシ
ップ関数ベクタを示す情報を格納する記憶部と、この記
憶部に格納された前記メンバシップ関数ベクタを示す情
報を使用してファジィ推論演算を行う演算部と、前記記
憶部と演算部とを接続するバスとを備えたファジィ推論
演算回路において、前記記憶部は、前記メンバシップ関
数ベクタの各隣接ベクタ要素データ間の差分値を前記メ
ンバシップ関数ベクタを示す情報として記憶するもので
あり、前記演算部は、前記記憶部から読み出された差分
値と既に再生された隣接ベクタ要素データとの加算処理
により各ベクタ要素データを再生してファジィ推論演算
に使用するものであることを特徴とする。

［作用］ 一般に、ファジィ推論におけるメンバシップ関数の各隣
接ベクタ要素データ間の相関は強く、これらの隣接ベク
タ要素データ間の差分値をとることによってメンバシッ
プ関数ベクタを効果的にデータ圧縮することができる。

これは、メンバシップ関数ベクタを使用してのファジィ
推論演算結果についても同様で、演算前と比較して隣接
ベクタ要素データ間の相関が著しく低下することはない
。

本発明によれば、演算部で得られたメンバシップ関数ベ
クタの各隣接ベクタ要素データ間の差分値を算出するこ
とにより、データ圧縮された形態の情報を得、これを記
憶部に記憶するようにしているから、記憶部の容量を大
幅に削減することができると共に、記憶部と演算部とを
接続するバスのバス幅も圧縮された語長のバス幅で足り
ることになる。

なお、記憶部から読み出された差分値は、既に再生され
た隣接ベクタ要素データとの加算処理されることにより
、各ベクタ要素データとして再生されることになる。

このように、本発明によれは、記憶部の容量とバス幅と
を大幅に削減することができるから、回路面積を効果的
に縮小することができる。

［実施例コ 以下、添付の図面に基づいて本発明の実施例について説
明する。

第１図は、本発明の第１の実施例に係るファジィ推論演
算回路の構成を示すブロック図である。

データ記憶部１と演算部７とは、データバス３を介して
接続されている。データ記憶部１と演算部７との間のデ
ータの授受は、図示しないデータ転送制御部によって行
われるようになっている。

データ記憶部１には、第２図に示すような、メンバシッ
プ関数のベクタ要素データを示すデータが格納されてい
る。このデータは、第７図に示すメンバシップ関数ベク
タの第０要素の値の上位ビットデータＹ。■と、同じく
下位ビットデータＹｏｔと、第１要素以降の各隣接要素
間の差分値Ｙ、Ｙｏ　、Ｙ２　　Ｙｌ、”’、Ｙｓ−１
ＹＮ−２とからなっている。第Ｏ要素のデータは、メン
バシップ関数ベクタの再生時に、その絶対値を与える初
期データとして使用される。第Ｏ要素のデータを上位ビ
ットと下位ビットとに分割したのは、他の差分値とビッ
ト数を合わせるためである。第１要素以降の各データは
、メンバシップ関数の隣接要素間の相関に基づく差分値
であるため、例えば４ビット程度と少ないビット数で表
現可能である。

このため、データ記憶部１に格納される各データは、従
来の１／２のビット数で表現されたものとなっている。

したがって、データ記憶部１と演算部７との間で授受さ
れるデータのビット数も少なく、両者を接続するデータ
バス３も、４ビツトのビット幅を備えたものでよい。

一方、演算部７は、推論演算器２と、バスインタフェー
ス４とにより構成されている。バスインタフェース４は
、データバス３と推論演算器２との間に配置され、推論
演算器２とデータ記憶部１との間のデータの伸張及び圧
縮を行うデータ伸張回路５とデータ圧縮回路６とにより
構成されている。

データ伸張回路５は、データ記憶部１から読み出された
例えば４ビツトの圧縮データを伸張して８ビツトの伸張
データとし、推論演算器２に出力するもので、例えば第
３図に示すように、加算器１１とレジスタ１２とにより
構成されている。加算器１１は、データ記憶部１から読
み出された続出データとレジスタ１２に格納された伸張
データとを加算処理してレジスタ１２に出力する。この
加算器１１は、初期データ入力制御信号に従って初期デ
ータを入力するものとなっている。レジスタ１２は、セ
ット信号及びリセット信号によって夫々セット及びリセ
ットされ、ラッチ信号に従って加算器１１の演算結果を
一時保持するものとなっている。

また、データ圧縮回路６は、推論演算器２からの８ビツ
トの演算結果を圧縮して４ビツトの圧縮データとし、デ
ータ記憶部１に出力するもので、例えば第４図に示すよ
うに、大力ラッチ／レジスタ１３と減算器１４とにより
構成されている。データラッチ／レジスタ１３は、リセ
ット信号によってリセットされ、推論演算器２から出力
される演算部出力データをラッチ信号に従ってラッチす
るものである。減算器１４は、入力ラッチ／レジスタ１
３からの出力と、演算部出力データとを減算処理して圧
縮データを生成し、出力するものとなっている。

次に上記のように構成された本実施例に係るファジィ推
論演算回路の動作を説明する。

データ記憶部１からの読出データがデータ伸張回路５に
入力されると、データ伸張回路５では、続出データが第
１要素のデータＹ。■である場合には、レジスタ１２を
リセットし、初期データ入力制御信号によってデータＹ
。Ｈ９ＹｏＬを加算器１１で加算して初期データを生成
する。以後入力されるデータは、直前に再生されている
メンバシップ関数ベクタのベクタ要素データと加算され
る。この加算結果は、ラッチ信号に同期してレジスタ１
２に保持されると共に、伸張データとして推論演算器２
に出力される。なお、データ伸張時に加算器１１がオー
バーフローした場合には、オーバーフローを示す信号が
セット信号としてレジスタエ２に与えられるので、レジ
スタ１２からはリミットされたデータが出力されること
になる。

一方、推論演算器２で得られた推論結果のストア用演算
部出力データがデータ圧縮回路６に入力されると、デー
タ圧縮回路６では、このデータと入力ラッチ／レジスタ
１３に格納された直前の隣接ベクタ要素データとの差分
値を減算器１４によって計算する。そして、この減算結
果が、圧縮データとしてデータ記憶部１に出力される。

なお、演算部出力データが初期データである場合には、
初期データ入力制御信号及び初期データ出力制御信号に
よって演算部出力データの上位ビットと下位ビットの振
り分は処理が行われる。

このように、本実施例の回路によれば、メンバシップ関
数ベクタの隣接要素間に強い相関があることを利用して
、データ記憶部１に格納するデータのビット数を１／２
に圧縮するようにしているので、データ記憶部１のデー
タ容量も１／２に削減することが可能であると共に、デ
ータバス３のバス幅も１／２とすることができる。

第８図は、本発明の第２の実施例に係るファジィ推論演
算回路のブロック図である。

この実施例は、３つの演算部７ａ、７ｂ、７ｃによる並
列処理を行うことにより、処理時間の短縮を図ったシス
テムに本発明を適用した例を示す図である。

即ち、演算部７ａ＋　７ｂ＋　７ｃは、夫々バススイッ
チ回路２０　ａ　＋　２０　ｂ　、２０　ｃ及びデータ
バス３ａ＋　３ｂ＋　３ｃを介してデータ記憶部１ａ＋
１ｂ、ｌｃと接続されている。各演算部７ｉ（ｉはａ＋
　１）＋　　Ｃ；以下同じ）は、推論演算器２１と、バ
スインタフェース４１とからなり、更に、バスインタフ
ェース４１は、データ伸張回路５１とデータ圧縮回路６
１とから構成されている。これらの演算部７１の構成は
、第１図に示した演算部７と同様であるため、その詳細
説明は省略する。

データ記憶部１ａ〜１ｃには、第２図に示したのと同様
のメンバシップ関数ベクタを示すデータが、差分値とし
て格納されている。

また、バススイッチ回路２０ａ〜２０ｃの間は、演算ブ
ロック間バス２１ａ、２１ｂによって結合されており、
これらを介してバスリンクが構成されたものとなってい
る。

本実施例では、並列演算方式を採用しているので、演算
部７ａ〜７ｃとデータ記憶部１ａ〜１ｃとの間のデータ
バスの組み数が第１の実施例よりも増加するが、データ
記憶部１ａ〜１ｃと演算部７ａ〜７ｃとの間のデータを
圧縮したことにより、従来よりも極めて少ない配線面積
で並列回路を構成することができる。

［発明の効果コ 以上説明したように、本発明によれば、メンバシップ関
数の各隣接ベクタ要素データ間の強い相関性を利用し、
隣接ベクタ要素データ間の差分値をとることによってメ
ンバシップ関数ベクタを効果的にデータ圧縮して記憶す
るようにしたので、記憶部の容量を大幅に削減すること
ができると共に、記憶部と演算部とを接続するバスのバ
ス幅も圧縮された語長に対応して削減することができる
。

このため、回路面積の大幅な縮小を図ることができる。

【図面の簡単な説明】 第１図は本発明の第１の実施例に係るファジィ推論演算
回路のブロック図、第２図は同回路におけるデータ記憶
部の格納データを示す模式図、第３図は同回路における
データ伸張回路のブロック図、第４図は同回路における
データ圧縮回路のブロック図、第５図は本発明の第２の
実施例に係るファジィ推論演算回路のブロック図、第６
図は従来のファジィ推論演算回路のブロック図、第７図
はファジィ推論演算に使用されるメンバシップ関数ベク
タを示すグラフ図、第８図は従来のファジィ推論演算回
路におけるデータ記憶部の格納データを示す模式図であ
る。

Claims (2)

【特許請求の範囲】
1. （１）メンバシップ関数ベクタを示す情報を格納する記
   憶部と、この記憶部に格納された前記メンバシップ関数
   ベクタを示す情報を使用してファジィ推論演算を行う演
   算部と、前記記憶部と演算部とを接続するバスとを備え
   たファジィ推論演算回路において、前記演算部は、ファ
   ジィ推論演算によって得られたメンバシップ関数ベクタ
   の各隣接ベクタ要素データ間の差分値を算出し、前記記
   憶部は、前記演算部で算出された差分値を前記メンバシ
   ップ関数ベクタを示す情報として記憶するものであるこ
   とを特徴とするファジィ推論演算回路。
2. （２）メンバシップ関数ベクタを示す情報を格納する記
   憶部と、この記憶部に格納された前記メンバシップ関数
   ベクタを示す情報を使用してファジィ推論演算を行う演
   算部と、前記記憶部と演算部とを接続するバスとを備え
   たファジィ推論演算回路において、前記記憶部は、前記
   メンバシップ関数ベクタの各隣接ベクタ要素データ間の
   差分値を前記メンバシップ関数ベクタを示す情報として
   記憶するものであり、前記演算部は、前記記憶部から読
   み出された差分値と既に再生された隣接ベクタ要素デー
   タとの加算処理により各ベクタ要素データを再生してフ
   ァジィ推論演算に使用するものであることを特徴とする
   ファジィ推論演算回路。