JPH0478072B2

JPH0478072B2 -

Info

Publication number: JPH0478072B2
Application number: JP58233483A
Authority: JP
Inventors: Keiichi Kawamura
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1983-12-13
Filing date: 1983-12-13
Publication date: 1992-12-10
Also published as: JPS60126982A

Description

【発明の詳細な説明】＜技術分野＞本発明はフイールド信号を飛越走査方式のフレ
ーム信号に変換する際に生じるフリツカを防止す
る回路に関し、特に応答性が良く、しかもフイー
ルド／フレーム変換回路の各部が有する温度特性
や経年変化に左右されず、且つシビアな調整を要
さず、フリツカを防止できるようにしたものであ
る。

＜背景技術＞テレビジヨンの走査にあつては、目に対するち
らつきを少なくするため、水平走査線を何本おき
かに飛び越して走査する所謂飛越走査が行われて
いる。一般には、１本おきに飛び越す〔２：１〕
飛越走査が広く採用されている。〔２：１〕飛越
走査方式では、１回の垂直走査でできる粗い画面
（フイールド）が２枚重なつて１枚の画面（フレ
ームが作られる。フイールド繰返し数は例えば
NTSC方式では毎秒60回であり、フレーム繰返数
は毎秒30回であり、１フレームは一般に525本の
水平走査線で表わされる。

また、奇数フイールドと偶数フイールドとで
は、水平走査の開始点が水平走査期間(H)の1/2だ
け、即ち0.5Hずらされる。第１図にフレームを
表わす複合映像信号（フレーム信号）の代表例を
示す。同図において、１と２はそれぞれフイール
ドを表わす複合映像信号（フイールド信号）であ
り、１は奇数フイールドのもの、２は偶数フイー
ルドのものである。３は垂直帰線消去期間、４は
フロント等化パルス、５は垂直同期信号、６は切
込パルス、７はバツク等化パルス、８は水平同期
信号、９は映像信号である。第１図中のＡ部を拡
大して第２図に示す。１０は水平帰線消去期間、
１１はフロントポーチ、１２はバツクポーチ、１
３はペデスタルレベル、１４はシンクチツプレベ
ルである。

ところで、映像信号を磁気テープや磁気デイス
クあるいは他の各種記録媒体に記録する場合、１
トラツクにつき１フイールドの信号を割当てた
り、１トラツクにつき１フレームの信号を割当て
るのが一般的である。また、１フイールド／１ト
ラツク記録においても、奇数フイールドと偶数フ
イールドとを次々に記録する所謂１フレーム／２
トラツク記録と、偶奇いずれか一方のフイールド
だけを記録するフイールド記録とがある。

フイールド記録の場合の再生では、映像信号の
強い垂直相関を利用し、同一トラツクを２回走査
することにより１種類のフイールド信号からフレ
ーム信号を作る所謂フイールド／フレーム変換方
式が多用されている。これは主として記録密度の
向上を目的とするものであり、ムービーにあつて
は長時間記録を可能とし、スチルにあつては駒数
増大を可能とする。しかし、フイールド信号から
フレーム信号に変換する場合、単に同一のフイー
ルド信号を２回繰返して再生しても飛越走査を実
現することができない。その理由は、飛越走査の
ためには第１図より判るように、垂直同期信号５
と各ラインの水平同期信号８及び映像信号９との
時間関係が奇数フイールド１と偶数フイールド２
とでは0.5Hずれる必要があるのに対し、同一の
フイールド信号を単に繰返しただけでは0.5Hの
時間ずれが生じないからである。

そこで、繰返して再生された同一のフイールド
信号を第３図に示す如く、0.5Hのデイレーライ
ン１５に通し、アナログスイツチ１６でスルーの
フイールド信号１７と0.5Hデイレーのフイール
ド信号１８とを１垂直走査期間（1V）毎に交互
に選択することにより、フイールド信号をフレー
ム信号に変換することが行われている。なお、こ
のままでは垂直同期信号どうしの間隔が1Vから
0.5Hずれてしまうので、例えばアナログスイツ
チ１６の接点ｃ，ｄの選択を第４図に示すように
行うことが考えられている。つまり、スルーのフ
イールド信号１７を選択する期間のうち、フロン
ト等化パルス区間からバツク等化パルス区間まで
の部分１９だけは0.5Hデイレーのフイールド信
号１８が選択される。いずれにしろ、フイールド
信号をフレーム信号に変換するには第３図に示す
如く、スルーの信号と0.5Hデイレーの信号とを
選択する回路が使用される。

しかし、デイレーライン１５は伝送時間の遅延
のみならず信号を少なから減衰させるため及びア
ナログスイツチ１６のオフセツト電圧が接点ｃ，
ｄで異なるため、変換されたフレーム信号では偶
数フイールドと奇数フイールド間で信号レベル及
びペデスタルレベルに差が生じ、画面上にフリツ
カが生じる。フリツカを防止するため従来では第
５図に示す回路が採用されていた。第５図におい
て、２０は増幅器、２１と２２はクランプ回路、
VR₁は利得調整用ポテンシヨメータ、VR₂はクラ
ンプレベル調整用ポテンシヨメータである。この
フリツカ防止回路では、変換されたフレーム信号
において、フイールド毎に信号レベルが等しくな
るようにVR₂で増幅器２０の利得を調整し、また
フイールド毎にペデスタルレベルが等しくなるよ
うにVR₂でクランプレベルを調整する。ところ
が、上述した調整は手動操作で行われるため、フ
リツカ防止には−40dB以上と言われるシビアな
調整を行うには不向きであり、量産性に欠ける。
また、0.5Hデイレーライン１５、アナログスイ
ツチ１６、増幅器２０及びクランプ回路２１，２
２には温度特性があると共に経年変化もあるた
め、たとえ一旦はVR₁やVR₂の調整でフリツカを
抑えたとしても、温度特性や経年変化により生じ
るフリツカは抑えることができなかつた。

そこで、出願人は既に、フイールド信号／フレ
ーム信号の変換回路において生じるフリツカを温
度特性や経年変化に左右されず、自動的に防止す
ることができる回路を開発した。この自動フリツ
カ防止回路は既に特願昭58−189202号として出願
済みであるが、その概要を第６図及び第７図によ
り説明する。第６図は回路図であり、また第７図
は第６図各部の動作説明図である。第６図におい
て、１５は0.5Hデイレーライン、１６はフイー
ルド選択用のアナログスイツチ、２３はAGCル
ープ、３０はフイールドバツククランプループで
ある。AGCループ２３はシンクチツプレベル
（第２図の符号１４）が一定となるように動作す
るものであり、自動利得制御器２４、フイールド
選択用スイツチ１６、２つの入力選択用スイツチ
２５，２６、２つのピーク検出器２７，２８及び
差動増幅器２９で構成される。ここで、スイツチ
１６は第７図ａに示すフレーム信号を出力し、第
６図中の入力選択用スイツチ２５，２６は第７図
ｂのスイツチ制御パルス３５及びインバータ３６
によりそれぞれ第７図ｃ、同図ｄのようにオン／
オフする。これにより各ピーク検出器２７，２８
にはそれぞれ第７図ｅ、同図ｆのように1Vおき
にフレーム信号が入力される。つまり、一方のピ
ーク検出器２７で検出した例えば偶数フイールド
のピーク値と他方のピーク検出器２８で検出した
例えば奇数フイールドのピーク値とを差動増幅器
２９へ入力し、差信号２９ａで自動利得制御器２
４を制御することにより、ピーク値を偶奇両フイ
ールド間で一致させている。ピーク値が一定であ
ればシンクレベル、信号レベルが一定になる。時
定数について言えば、前のフイールドの信号レベ
ルに後のフイールドの信号レベルを一致させるよ
うに、少なくともフイールド単位で応答するよう
な時定数が選ばれている。

一方、フイードバツククランプループはペデス
タルレベル（第２図の符号１３）が一定になるよ
うに動作するものであり、フイールド選択用スイ
ツチ１６、サンプリング用スイツチ３１、積分回
路３２及び２つのクランプ回路３３，３４で構成
されている。第７図ｇにスイツチ３１のサンプリ
ングタイミングを示す。つまり、各水平走査期間
のペデスタルレベルをサンプリングし、サンプル
値を積分回路３２でホールドすると共に基準値
Vref₁と比較し、出力がペデスタルレベルを与え
るようになつているクランプ回路３３，３４を、
積分回路３２からの差信号３２ａで制御すること
により、ペデスタルレベルを各水平走査期間で一
致させている。このフイードバツククランプルー
プの時定数は大きくても数Ｈ以下としてあり、フ
イールドが切替つたら1H〜2Hの間でクランプが
安定するようになつている。これにより、２つの
クランプ回路３３，３４の特性にたとえばバラツ
キがあつても、フリツカが早期になくなる。な
お、第６図中のコンデンサ３７，３８はDCカツ
ト用である。

以上説明したように、出願人が既に開発したフ
リツカ防止回路によれば、偶数フイールドと奇数
のフイールドのピーク値（シンクチツプレベル）
の差を検出し差信号で自動利得制御器を制御する
ことにより信号レベルをフイールド間で一定に
し、且つ各水平走査期間毎にペデスタルレベルを
サンプリングして基準値との差を求め差信号でク
ランプレベルを制御することによりペデスタルレ
ベルを一定にしているので、フイールド信号をフ
レーム信号に変換する回路に温度特性や経年変化
があつてもこれらに殆ど影響されることなく、フ
リツカを抑えることができる。また、信号レベル
やペデスタルレベルが自動的に調整されるので、
量産性に富む。

しかし、斯かる利点の多いフリツカ防止回路で
あつても、応答性の改善の余地があると共に、温
度特性に基づくフリツカ防止効果になお改善の余
地があつた。即ち、ピーク検出器２７，２８には
それぞれ1V期間おきにしか信号が入力されない
ので、ピーク検出器のホールド時間が少なくとも
1V期間必要であり、これがAGCループの応答性
に限界を与えいた。応答性が十分早くないと、電
源のオン／オフ時あるいは入力信号のオン／オフ
時などにAGCループが動作しないおそれがある。
一方、スルーと遅延の各フイールド信号のピーク
値を検出するのに、別々のピーク検出器２７，２
８を用いているので、２つのピーク検出器に温度
特性の差があると、これにより僅かながらフリツ
カが生じてしまう。

＜発明の目的＞本発明は上述した問題点に鑑み、フイールド信
号／フレーム信号の変換回路において生じるフリ
ツカを温度特性や経年変化に左右されず、しかも
応答性良く自動的に防止することができる回路を
提供することを目的とする。

＜発明の構成＞この目的を達成する本発明のフリツカ防止回路
の構成は、同じフイールド信号を繰返し、1/2水
平走査期間遅らせたフイールド信号と、そうでな
いスルーのフイールド信号とをスイツチの切換え
により１垂直走査期間毎に交互に選択することに
よりフレーム信号に変換する回路において、 (a) 上記スイツチから出力されるフレーム信号を
増幅する自動利得制御器と、増幅されたフレー
ム信号の各水平帰線期間のピーク値を検出する
と、このピーク検出回路の出力信号を基準値と
比較して差に比例する電圧の信号を上記自動利
得制御器へ与える利得制御電圧発生回路とを有
し、増幅されたフレーム信号のシンクチツプレ
ベルを一定に保つAGCループ、並びに、 (b) 上記スイツチから出力されるフレーム信号の
ペデスタルレベルをサンプリングするサンプル
ホールド回路と、このサンプルホールド回路の
出力信号を基準値と比較して両者の差に比例す
る電位のクランプ電位信号を発生する回路と、
スルーと遅延の各ラインに接続され上記クラン
プ電位発生回路の出力信号によつてスルーと遅
延の各フイールド信号のペデスタルレベルを一
定に制御する２つのクランプ回路とを有するフ
イードバツククランプループ、を備えたことを特徴とする。

＜発明の効果＞本発明では、スイツチによつてフレーム信号に
変換した後の信号を自動利得制御器で増幅し、増
幅したフレーム信号のピーク値（シンクチツプレ
ベル）を検出し、ピーク値を基準値と比較して一
定のピーク値となるように自動利得制御器を制御
する。従つて、ピーク検出回路は１つで良く、ま
た、ピーク検出回路には常時信号が入力する。ピ
ーク検出回路には常時信号が入力する。ピーク検
出回路に常時信号が入力することから、ホールド
時間は1H期間程度と短かくて良いことになり、
よつてAGCループの応答が極めて早くなる。ま
た、ピーク検出回路が１つであることから、これ
に温度特性があつてもフリツカは生じない。

＜実施例＞以下、図面により本発明の実施例を説明する。

第８図に本発明の一実施例を示し、第９図にそ
の各部の動作波形図を示す。更に第１０図に他の
実施例を示す。

まず第８図に示す実施例を説明する。第８図に
おいて、１５は0.5Hデイレーライン、１６はフ
イールド切換用スイツチ、１７はスルーのフイー
ルド信号、１８は遅延されたフイールド信号、２
４は自動利得制御器、３３と３４はクランプ回
路、３７と３８はDCカツト用コンデンサ、３９
〜４３はインピーダンス変換用のエミツタホロワ
回路、４４はAGCループ、４５はフイードバツ
ククランプループである。

本実施例のAGCループ４４は、スイツチ１６
からのフレーム信号４６を増幅する自動利得制御
器２４、増幅されたフレーム信号４７のピーク即
ちシンクチツプレベルをサンプリングするサンプ
ルホールド回路４８、サンプルホールド出力４８
ａを基準値Vref2と比較して差に比例する電圧信
号４９ａを出力する利得制御電圧発生回路４９、
フレーム信号４６から同期信号を分離する同期信
号分離回路５０、分離された同期信号５０ａから
サンプリングパルス５１ａを作るサンプリングパ
ルス発生回路５１からなる。

第９図ａに分離された同期信号５０ａを示し、
同図ｂにサンプリングパルス５１ａを示す。サン
プリングパルス５１ａは同期信号５０ａの立下り
エツジ即ちペデスタルレベルからシンクチツプレ
ベルへの変化点に同期しており、そのパルス幅は
等化期間４，７（第１図参照）のシンクチツプレ
ベルへの切込み即ち等化パルスの幅と同じかそれ
よりも狭い。これにより、サンプルホールド回路
４８は増幅されたフレーム信号４７の垂直帰線消
去期間３（第１図参照）を含む期間においてシン
クチツプレベルを検出することとなり、ピーク検
出回路として動作する。利得制御電圧発生回路４
９はサンプルホールド回路４８の出力信号４８ａ
を基準値Vref₂と比較して差信号４９ａを自動利
得制御器２４に与え、フレーム信号４７のシンク
チツプレベルが一定値となるように動作する。従
つて、サンプルホールド回路４８の電圧ホールド
時間は1H期間程度で良いことになり、AGCルー
プ４４の応答性が極めて早くなる。よつて、電源
のオン／オフやスイツチ１６のオン／オフ時に
AGC動作が行なわれる。また、ピーク値の検出
は１つの回路４８で行われるうことになり、温度
特性があつてもフリツカが生じない。

一方、本実施例のフイードバツククランプルー
プ４５は、スイツチ１６からのフレーム信号４６
から同期信号を分離する前期同期信号分離回路５
０、分離された同期信号５０ａからサンプルホー
ルド５２ａを作るサンプリングパルス発生回路５
２、このサンプルホールド５２ａに基づいてフレ
ーム信号４６のペデスタルレベルをサンプリング
するサンプルホールド回路５３、サンプルホール
ド出力５３ａを基準値Vref₁と比較して差に比例
する電圧の信号５４ａを出力するクランプ電圧発
生回路５４、及びスルー及び遅延の各ラインに接
続された２つのクランプ回路３３，３４からな
る。第９図ｃにサンプリングパルス５２ａを示
す。このサンプリングパルス５２ａを同期信号５
０ａの立ち上りエツジ即ちシンクチツプレベルか
らペデスタルレベルへの変化点に同期しており、
そのパルス幅は垂直同期期間５の切込パルス６
（第１図参照）の幅と同じかそれよりも狭い。こ
れにより、サンプルホールド回路５３はフレーム
信号４６の垂直帰線消去期間３（第１図参照）を
含む全ての期間において、ペデスタルレベルを検
出することになる。クランプ電位発生回路５４は
サンプリングされたペデスタルレベルを基準値
Vref₁と比較して差信号５４ａを各クランプ回路
３３，３４に与え、スルーと遅延の両フイールド
信号１７，１８のペデスタルレベルが一定値とな
るように動作する。従つて、本実施例のフイード
バツククランプループ４５では、垂直帰線消去期
間を含めて全ての期間のペデスタルレベルをクラ
ンプすることができる。また、サンプリングの間
隔が1H以下なので、サンプルホールド回路５３
の電圧ホールド時間は1H期間程度で良いことに
なり、フイードバツククランプループ４５の応答
性が早くなる。

第１０図に示す実施例は、そのAGCループ５
５が若干異なる以外、第８図と同じである。この
AGCループ５５は自動利得制御器２４、ピーク
検波器５６及び利得制御電圧発生回路４９からな
り、サンプリグパルス発生回路等は不要である。
ピーク検波器４９は増幅されたフレーム信号４７
のピーク値即ちシンクチツプレベルを検出するの
で、その電圧ホールド時間を1H期間程度とする
ことにより、第８図の場合と同様AGCループ５
５の応答性が極めて早くなる。また、ピーク値の
検出は１つの回路５６で行うだけなので、温度特
性があつてもフリツカが生じない。

なお、第８図、第１０図の各フイードバツクク
ランプループには第６図に示したもの３０を使用
することもできる。但し、この場合は、同期信号
発生器（SSG）からのHDパルスを用いてサンプ
リングパルスを作り、これをサンプリングスイツ
チ３１に与えるのが一般的である。従つて通常
は、垂直同期期間ではペデスタルレベルをサンプ
リングすることができなくなり、積分回路３２に
よる電圧ホールド時間を4H期間程度と長くする
必要がある。この点、第８図、第１０図のフイー
ドバツククランプループ４５では垂直同期期間で
もクランプがかかるのでサグが生じないこと、ま
た応答性が早いので電源のオン／オフやスイツチ
１６のオン／オフ時にも直ちにクランプ動作する
こと、といつた利点がある。

【図面の簡単な説明】

第１図はフレーム信号の説明図、第２図は第１
図中Ａ部分の拡大説明図、第３図はフイールド信
号／フレーム信号変換の原理的回路図、第４図は
スイツチ動作の説明図、第５図は従来のフリツカ
防止回路を示す回路図、第６図は既出願の一実施
例を示す回路図、第７図は第６図中各部の動作説
明図である。第８図は本発明の一実施例を示す回
路図、第９図は第８図中各部の動作説明図、第１
０図は他の実施例を示す回路図である。図面中、１５は0.5Hデイレーライン、１６は
フイールド切換用スイツチ、１７はスルーのフイ
ールド信号、１８は遅延されたフイールド信号、
２４は自動利得制御器、３０，４５はフイードバ
ツククランプループ、３１はサンプリング用スイ
ツチ、３２は積分回路、３３と３４はクランプ回
路、４４と５５はAGCループ、４６はフレーム
信号、４７は増幅されたフレーム信号、４８はサ
ンプルホールド回路、４９は利得制御電圧発生回
路、５０は同期分離回路、５１はサンプリングパ
ルス発生回路、５２はサンプリングパルス発生回
路、５３はサンプルホールド回路、５４はクラン
プ電圧発生回路、５６はピーク検波器である。

Claims

【特許請求の範囲】１同じフイールド信号を繰返し、1/2水平走査
期間遅らせたフイールド信号と、そうでないスル
ーのフイールド信号とをスイツチの切換えにより
１垂直走査期間毎に交互に選択することによりフ
レーム信号に変換する回路において、 (a) 上記スイツチから出力されるフレーム信号を
増幅する自動利得制御器と、増幅されたフレー
ム信号の各水平帰線期間のピーク値を検出する
回路と、このピーク検出回路の出力信号を基準
値と比較して差に比例する電圧の信号を上記自
動利得制御器へ与える利得制御電圧発生回路と
を有し、増幅されたフレーム信号のシンクチツ
プレベルを一定に保つAGCループ、並びに、 (b) 上記スイツチから出力されるフレーム信号の
ペデスタルレベルをサンプリングするサンプル
ホールド回路と、このサンプルホールド回路の
出力信号を基準値と比較して両者の差に比例す
る電位のクランプ電位信号を発生する回路と、
スルーと遅延の各ラインに接続され上記クラン
プ電位発生回路の出力信号によつてスルーと遅
延の各フイールド信号のペデスタルレベルを一
定に制御する２つのクランプ回路とを有するフ
イードバツククランプループ、を備えたことを特徴とするフイールド信号・フレ
ーム信号変換におけるフリツカ防止回路。２特許請求の範囲第１項において、上記ピーク
検出回路が略1H期間の電圧ホールド時間を有す
るピーク検波器であることを特徴とするフイール
ド信号・フレーム信号変換におけるフリツカ防止
回路。３特許請求の範囲第１項において、上記ピーク
検出回路が略1H期間の電圧ホールド時間を有す
るサンプルホールド回路であり、このサンプルホ
ールド回路に対するサンプリングパルス発生回路
として、上記スイツチから出力されるフレーム信
号から同期信号を分離する回路と、分離された同
期信号を入力しペデスタルレベルからシンクチツ
プレベルへの変化点に同期し且つ等化パルスの幅
と同じかそれ以下のパルスを出力する回路とを有
することを特徴とするフイールド信号・フレーム
信号変換におけるフリツカ防止回路。４特許請求の範囲第１項または第２項または第
３項において、上記フイードバツククランプルー
プが、上記スイツチから出力されるフレーム信号
から同期信号を分離する回路と、分離された同期
信号を入力し上記サンプルホールド回路に対する
サンプリングパルスとして、シンクチツプレベル
からペデスタルレベルへの変化点に同期し且つ切
込パルスの幅と同じかそれ以下の幅のパルスを発
生する回路とを有することを特徴とするフイール
ド信号・フレーム信号変換におけるフリツカ防止
回路。