JPH0451118B2

JPH0451118B2 -

Info

Publication number: JPH0451118B2
Application number: JP58189202A
Authority: JP
Inventors: Naoaki Sakaki; Michio Kuribayashi
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1983-10-12
Filing date: 1983-10-12
Publication date: 1992-08-18
Also published as: JPS6081989A

Description

【発明の詳細な説明】本発明はフイールド信号を飛越走査方式のフレ
ーム信号に変換する際に生じるフリツカを防止す
る回路に関し、フイールド／フレーム変換回路の
各部が有する温度特性や経年変化に左右されず、
且つシビアな調整を要さずに、フリツカを防止で
きるようにしたものである。

テレビジヨンの走査にあつては、目に対するち
らつきを少なくするため、水平走査線を何本おき
かに飛び越して走査する所謂飛越走査が行われて
いる。一般には、１本おきに飛び越す〔２：１〕
飛越走査が広く採用されている。〔２：１〕飛越
走査方式では、１回の垂直走査でできる粗い画面
（フイールド）が２枚重なつて１枚の画面（フレ
ーム）が作られる。フイールド繰返し数は一般に
毎秒60回であり、フレーム繰返数は毎秒30回であ
り、１フレームは一般に525本の水平走査線で表
わされる。また、奇数フイールドと偶数フイール
ドとでは、水平走査を開始点が水平走査期間(H)の
１／２だけ、即ち0.5Hずらされる。第１図にフレー
ムを表わす複合映像信号（フレーム信号）の代表
例を示す。同図において、１と２はそれぞれフイ
ールドを表わす複合映像信号（フイールド信号）
であり、１は奇数フイールドのもの、２は偶数フ
イールドのものである。３は垂直帰線消去期間、
４はフロント等化パルス、５は垂直同期信号、６
は切込パルス、７はバツク等化パルス、８は水平
同期信号、９は映像信号である。第１図中のＡ部
を拡大して第２図に示す。１０は水平帰線消去期
間、１１はフロントポーチ、１２はバツクポー
チ、１３はペデスタルレベル、１４はシンクレベ
ルである。

ところで、映像信号を磁気テープや磁気デイス
クあるいは他の各種記録媒体に記録する場合、１
トラツクにつき１フイールドの信号を割当てた
り、１トラツクにつき１フレームの信号を割当て
るのが一般的である。また１フイールド／１トラ
ツク記録においても、奇数フイールドと偶数フイ
ールドとを次々に記録する所謂１フレーム／２ト
ラツク記録と、偶奇いずれか一方のフイールドだ
けを記録するフイールド記録とがある。

フイールド記録の場合の再生では、映像信号の
強い垂直相関を利用し、同一トラツクを２回走査
することにより１種類のフイールド信号からフレ
ーム信号を作る所謂フイールド／フレーム変換方
式が多用されている。これは主として記録密度の
向上を目的とするものであり、ムービーにあつて
は長時間記録を可能とし、スチルにあつては駒数
増大を可能とする。しかし、フイールド信号から
フレーム信号に変換する場合、単に同一のフイー
ルド信号を２回繰返して再生しても飛越走査を実
現することができない。その理由は、飛越走査の
ためには第１図より判るように、垂直同期信号５
と各ラインの水平同期信号８及び映像信号９との
時間関係が奇数フイールド１と偶数フイールド２
とでは0.5Hずれる必要があるのに対し、同一の
フイールド信号を単に繰返しただけでは0.5Hの
時間ずれが生じないからである。

そこで、繰返して再生された同一のフイールド
信号を第３図に示す如く、0.5Hのデイレーライ
ン１５に通し、アナログスイツチ１６でスルーの
フイールド信号１７と0.5Hデイレーのフイール
ド信号１８とを１垂直走査期間（1V）毎に交互
に選択することにより、フイールド信号をフレー
ム信号に変換することが行われている。なお、こ
のままでは垂直同期信号どうしの間隔が1Vから
0.5Hずれてしまうので、例えばアナログスイツ
チ１６の接点ｃ，ｄの選択を第４図に示すように
行うことが考えられている。つまり、スルーのフ
イールド信号１７を選択する期間のうち、フロン
ト等化パルス区間からバツク等化パルス区間まで
の部分１９だけは0.5Hデイレーのフイールド信
号１８が選択される。いずれにしろ、フイールド
信号をフレーム信号に変換するには第３図に示す
如く、スルーの信号と0.5Hデイレーの信号とを
選択する回路が使用される。

しかし、デイレーライン１５は伝送時間のみな
らず信号を少なからず減衰させるため及びアナロ
グスイツチ１６のオフセツト電圧が接点ｃ，ｄで
異なるため、変換されたフレーム信号では偶数フ
イールドと奇数フイールド間で信号レベル及びペ
デスタルレベルに差が生じ、画面上にフリツカが
生じる。フリツカを防止するため従来では第５図
に示す回路が採用されていた。第５図において、
２０は増幅器、２１と２２はクランプ回路、VR₁
は利得調整用ポテンシヨメータ、VR₂はクランプ
レベル調整用ポテンシヨメータである。このフリ
ツカ防止回路では、変換されたフレーム信号にお
いて、フイールド毎に信号レベルが等しくなるよ
うにVR₁で増幅器２０の利得を調整し、また、フ
イールド毎にペデスタルレベルが等しくなるよう
にVR₂でクランプレベルを調整する。ところが、
上述した調整は手動操作で行われるため、フリツ
カ防止には−40dB以上と言われるシビアは調整
を行うには不向きであり、量産性に欠ける。ま
た、0.5Hデイレーライン１５、アナログスイツ
チ１６、増幅器２０及びクランプ回路２１，２２
には温度特性があると共に経年変化もあるため、
たとえ一旦はVR₁やVR₂の調整でフリツカを抑え
たとしても、温度特性や経年変化により生じるフ
リツカは抑えることができなかつた。

本発明は上述した従来技術の問題点に鑑み、フ
イールド信号／フレーム信号の変換回路において
生じるフリツカを温度特性や経年変化に左右され
ず、自動的に防止することができる回路を提供す
ることを目的とする。

この目的を達成する本発明の構成は、同じフイ
ールド信号を繰返し、1/2水平走査期間遅らせた
フイールド信号と、そうでないスルーのフイール
ド信号とをスイツチの切換えにより１垂直走査期
間毎に交互に選択することによりフレーム信号に
変換する回路において、フレーム信号のうちスル
ーのフイールド信号のピーク値を検出する回路
と、遅延された方のフイールド信号のピーク値を
検出する回路と、両ピーク検出回路の検出値の差
を出力する差動増幅器と、遅延またはスルーのラ
インに挿入されピーク値の差信号により制御され
てシンクレベルを一定に保つ自動利得制御器と、
フレーム信号のペデスタルレベルを水平走査期間
毎にサンプリングするスイツチと、各サンプル値
の平均値を求める回路と、遅延およびスルーの各
ラインに接続されサンプル値の平均値信号により
制御されてフレーム信号のペデスタルレベルを一
定に保つフイードバツク・クランプ回路とを有す
ることを特徴とする。

以下、図面により本発明を説明する。第６図に
本発明のフリツカ防止回路の一実施例を示す。第
７図は第６図各部の動作説明図である。第６図に
おいて、１５は0.5Hデイレーライン、１６はフ
イールド選択用アナログスイツチ、２３はAGC
ループ、３０はフイードバツククランプループで
ある。AGCループ２３は、自動利得制御器２４、
フイールド選択用スイツチ１６、入力選択用スイ
ツチ２５，２６、ピーク検出器２７，２８及び差
動増幅器２９で構成される。フイードバツククラ
ンプループ３０は、フイールド選択用スイツチ１
６、サンプリング用スイツチ３１、積分回路３２
及びフイードバツク・クランプ回路３３，３４で
構成されている。

AGCループはシンクレベル（第２図の符号１
４）が一定となるように動作するものであり、一
方のピーク検出器２７で検出した例えば偶数フイ
ールドのピーク値と他方のピーク検出器２８で検
出した例えば奇数フイールドのピーク値とを差動
増幅器２９へ入力し、差信号２９ａで自動利得制
御器２４を制御することにより、ピーク値を偶奇
両フイールド間で一致させている。ピーク値が一
定であればシンクレベル、信号レベルが一定にな
る。時定数について言えば、前のフイールドの信
号レベルに後のフイールドの信号レベルを一致さ
せるように、少なくともフイールド単位で応答す
るような時定数が選ばれている。なお、第７図ａ
はフレーム信号を示し、第６図中の入力選択用ス
イツチ２５，２６は第７図ｂのスイツチ制御パル
ス３５及びインバータ３６によりそれぞれ第７図
ｃ、同図ｄのようにオン／オフし、これにより各
ピーク検出器２７，２８にはそれぞれ第７図ｅ、
同図ｆのように1Vおきに信号が入力される。

一方、フイードバツククランプループはペデス
タルレベル（第２図の符号１３）が一定になるよ
うに動作するものであり、スイツチ３１で各水平
走査期間のペデスタルレベルをサンプリングし、
サンプル値を積分回路３２で平均化し、出力がペ
デスタルレベルを与えるようになつているフイー
ドバツク・クランプ回路３３，３４を平均値信号
３２ａで制御することにより、ペデスタルレベル
を各水平走査期間で一致させている。このフイー
ドバツククランプループの時定数は大きくても数
Ｈ以下としてあり、フイールドが切替つたら1H
〜2Hの間でクランプが安定するようになつてい
る。これにより、２つのフイードバツク・クラン
プ回路３３，３４の特性にたとえバラツキがあつ
ても、フリツカが早期になくなる。なお、第７図
ｇはスイツチ３１のサンプリングタイミングを示
す。

以上説明したように、偶数フイールドと奇数フ
イールドのピーク値の差を検出し差信号で自動利
得制御器を制御することにより信号レベルをフイ
ールド間で一定にし、且つ各水平走査期間毎にペ
デスタルレベルをサンプリングして平均値を求め
平均値信号でクランプレベルを制御することによ
りペデスタルレベルを一定にしているので、フイ
ールド信号をフレーム信号に変換する回路に温度
特性や経年変化があつてもこれらに影響されるこ
となく、フリツカを抑えることができる。また、
信号レベルやペデスタルレベルが自動的に調整さ
れるので、量産性に富む。

なお、第６図の実施例では自動利得制御器２４
が0.5Hデイレーライン１５と同じラインに入つ
ているが、スルー側のラインに入れても良い。こ
の場合は、第８図に示す如く差動増幅器２９の入
力の士逆にすると良い。第６図、第８図中のコン
デンサ３７，３８はDCカツト用である。

【図面の簡単な説明】

第１図はフレーム信号の説明図、第２図は第１
図中Ａ部分の拡大説明図、第３図はフイールド信
号／フレーム信号変換の原理的回路図、第４図は
スイツチ動作の説明図、第５図は従来のフリツカ
防止回路を示す回路図、第６図は本発明の一実施
例を示す回路図、第７図は第６図中各部の動作説
明図、第８図は他の実施例の要部を示す回路図で
ある。図面中、１５は0.5Hデイレーライン、１６は
フイールド切換用スイツチ、２３はAGCループ、
２４は自動利得制御器、２５と２６は入力選択用
スイツチ、２７，２８はピーク検出器、２９は差
動増幅器、３０はフイードバツククランプルー
プ、３１はサンプリング用スイツチ、３２は積分
回路、３３と３４はフイードバツク・クランプ回
路、３５はインバータである。

Claims

【特許請求の範囲】

１同じフイールド信号を繰返し、1/2水平走査
期間遅らせたフイールド信号と、そうでないスル
ーのフイールド信号とをスイツチの切換えにより
１垂直走査期間毎に交互に選択することによりフ
レーム信号に変換する回路において、フレーム信
号のうちスルーのフイールド信号のピーク値を検
出する回路と、遅延された方のフイールド信号の
ピーク値を検出する回路と、両ピーク検出回路の
検出値の差を出力する差動増幅器と、遅延または
スルーのラインに挿入されピーク値の差信号によ
り制御されてシンクレベルを一定に保つ自動利得
制御器と、フレーム信号のペデスタルレベルを水
平走査期間毎にサンプリングするスイツチと、各
サンプル値の平均値を求める回路と、遅延および
スルーの各ラインに接続されサンプル値の平均値
信号により制御されてフレーム信号のペデスタル
レベルを一定に保つフイードバツク・クランプ回
路とを有するフイールド信号・フレーム信号変換
におけるフリツカ防止回路。