JPH047835A - 配線部材の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、配線部材に関し、特に、バリアメタル配線、
アルミニウム配線の夫々を順次積層した積層構造の配線
を有する配線部材に適用して有効な技術に関するもので
ある。

〔従来の技術〕

本発明者が開発中のＤＲＡＭは、公知技術ではないが、
例えば特願平１−６５８４８号に記載されるように、積
層構造の配線を使用する。前記開発中のＤＲＡＭは２層
配線構造で構成され、第１層目配線、第２層目配線の夫
々に積層構造が適用される。具体的に、ＤＲＡＭのメモ
リセルに接続されるデータ線（第１層目配線）、ワード
線（第２層目配線、シャント用ワード線）の夫々に積層
構造が適用される。

前記積層構造の配線はＭｏ５ｉｚ膜、アルミニウム合金
膜、Ｍ　ｏ　Ｓ　ｘｚ膜の夫々を順次積層した３層構造
で構成される。積層構造の中間のアルミニウム合金膜は
、実質的な配線部分であり、比抵抗値が小さく、信号伝
達速度を高める目的で構成される。下層のＭｏＳｉ、膜
は前記中間のアルミニウム合金膜のアルミニウム原子、
半導体素子例えばメモリセルのセル選択用ＭＯ８ＦＥＴ
の拡散層（半導体領域）の珪素原子の夫々の相互拡散を
防止する目的で構成される。すなわち、下層のＭｏＳｉ
。

膜はバリアメタル膜として使用される。上層のＭｏ　Ｓ
　ｉ２膜は中間のアルミニウム合金膜の表面から成長す
るアルミニウムヒルロツタを防止する目的で構成される
。

前記ＤＲＡＭの第１層目配線、第２層目配線の夫々の間
には絶縁分離を行うパッシベーション膜が構成される。

このパッシベーション膜は例えば酸化珪素膜を主体に構
成される。最上層の第２層目配線の上層にはファイナル
パッシベーションｙが構成される。ＤＲＡＭは通常レジ
ンモールド型のパッケージに封止され、耐湿性が若干低
いので。

ファイナルパッシベーション膜は耐湿性が高い窒化珪素
膜を主体に構成される。

このように、ＤＲＡＭは、積層構造の配線を使用するこ
とにより、前述のように原子の相互拡散やヒルロックを
防止できるので、配線不良を低減し、高信頼性を得られ
る。

〔発明が解決しようとする課題〕

しかしながら、本発明者は以下の問題点を見出した。

前述の積層構造の配線特に第２層目配線は、窒化珪素膜
の応力が酸化珪素膜のそれに比べて大きいので、ファイ
ナルパッシベーション膜から与えられる応力が大きい。

このため、アルミニウム合金膜にストレスマイグレーシ
ョンが生じ、積層構造の配線に断線不良が多発する。こ
のストレスマイグレーションは、高集積化に基く、配線
幅寸法がアルミニウム粒径に比べて小さくなると顕著に
生じる。

本発明の目的は、積層構造の配線を有する配線部材にお
いて、前記積層構造の配線の断線不良を低減することが
可能な技術を提供することにある。

本発明の他の目的は、前記目的を達成することができる
製造方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

下地絶縁膜上にバリアメタル配線、アルミニウム配線の
夫々を積層する積層構造の配線を延在し。

この積層構造の配線をパッシベーション膜で覆う配線部
材において、前記積層構造の配線のアルミニウム配線に
、配線幅方向に横切る欠損部を設ける。この欠損部は切
欠き形状又はスリット形状で形成する。また、前記欠損
部は、アルミニウム配線のアルミニウム粒径に比べて配
線幅寸法が小さい積層構造の配線に設けられる。

〔作　　用〕

上述した手段によれば、前記パッシベーション膜が積層
構造の配線のアルミニウム配線に与える応力を前記アル
ミニウム配線に設けた欠損部で吸収し、前記アルミニウ
ム配線に加わる応力を低減できるので、前記アルミニウ
ム配線のストレスマイグレーションの発生を低減し、積
層構造の配線の断線不良を防止できる。

以下、本発明の構成について、積層構造の配線を有する
半導体集積回路装置に本発明を適用した実施例とともに
説明する。

なお、実施例を説明するための全回において。

同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。

〔発明の実施例〕

（実施例Ｉ） 本発明の実施例Ｉである積層構造の配線を有する半導体
集積回路装置の構成を第１図（要部断面図）及び第２図
（要饅平面図）で示す。

第１図に示すように、半導体集積回路装置は単結晶珪素
からなる半導体基板１で構成される。半導体集積回路装
置はこれに限定されないが例えばＤＲＡＭで構成される
。

前記半導体基板ｌの主面には半導体素子例えばＭＩ　５
ＦＥＴのソース領域、ドレインＭｊ４４の夫々を形成す
る拡散層（半導体領域）２が構成される。

基本的に、拡散層２は半導体基板１と反対導電型で構成
される。ＤＲＡＭにおいて、前記ＭＩＳＦＥＴはメモリ
セルのメモリセル選択用ＭＩＳＦＥＴ、周辺回路を構成
するＭＩＳＦＥＴの夫々である。

前記拡散層２には積層構造の配線５の一部が接続される
。積層構造の配線５は、パッシベーション膜（下地絶縁
膜）３上に延在し、このパッシベーション膜３に形成さ
れた接続孔４を通して電気的に接続される。パッシベー
ション膜３は例えば酸化珪素膜を主体に形成される。

前記積層構造の配線５は、ＭｏＳｉ、膜５Ａ、アルミニ
ウム合金膜５Ｂ、ＭｏＳｉ、膜５Ｃの夫々を順次積層し
た３層配線構造で構成される。下層のＭｏＳｉ、膜５Ａ
は、前記拡散層２の珪素原子、アルミニウム合金膜５Ｂ
のアルミニウム原子の夫々の相互拡散を低減し、アロイ
スパイク現象を防止する、バリアメタル膜として使用さ
れる。この下層のＭ　ｏ　Ｓ　１．、膜５Ａは４０〜６
０［ｎｍｌ程度の膜厚で形成される。中間層のアルミニ
ウム合金膜５Ｂは、積層構造の配線５の主要部分であり
、信号伝達速度を速める目的で構成される。この中間層
のアルミニウム合金膜５ＢはＣｕ或はＳｉ、又はＣｕ及
びＳｉを添加したアルミニウムで形成される。Ｃｕはエ
レクトロマイグレーション耐圧を向上する作用を有する
。Ｓｉは、中間層のアルミニウム合金膜５Ｂに拡散層２
から珪素原子が拡散されることを低減し、アロイスパイ
ク耐圧を向上する作用がある。また、積層構造の配線５
は、中間層に前述の添加物が添加されないアルミニウム
膜で構成してもよい。中間層のアルミニウム合金膜５Ｂ
は例えば５００〜１２００［ｎｍｌ程度の膜厚で形成す
る。上層のＭｏＳｉ２膜５Ｃは中間層のアルミニウム合
金膜５Ｂの表面に発生するアルミニウムヒルロックを低
減する目的で構成される。上層のＭｏＳｉ、９５Ｇは１
５−４０［ｎｍｌ程度の膜厚で形成する。ただし、下層
のＭｏＳｉ、膜５Ａと上層のＭｏ５ｉｚ膜５Ｃの膜厚は
、本発明におけるアルミニウム合金膜５Ｂの欠損部６に
電流が流れた時に溶断しないだけの膜厚は必要であり、
使用電流密度により変るものである。

このように構成される積層構造の配線５は、その延在方
向に所定ピッチ毎に、中間層のアルミニウム合金膜５Ｂ
にその配線幅方向に横切る欠損部６が設けられる。第１
図及び第２図に示すように、前記欠損部６は、配線幅方
向において、積層構造の配線５を完全に横切るスリット
形状で構成される。欠損部６は、積層構造の配線５の中
間層のアルミニウム合金膜５Ｂをその延在方向において
複数に分割し、この分割されたアルミニウム合金膜５Ｂ
間に空間部を形成する。

欠損部６は、基本的に、アルミニウム粒径（グレインサ
イズ）に比べて配線幅寸法が小さい積層構造の配線５の
アルミニウム合金膜５Ｂに構成する１例えば、欠損部６
は、アルミニウム粒径が約２［μｍ］の場合、その約２
分の１以下の約１［μｍ］以下の配線幅寸法を有する積
層構造の配線５に構成する。この種の配線幅寸法を有す
る積層構造の配線５は基本的に信号用配線として使用さ
れる。電源用配線は、エレクトロマイグレーション耐圧
を確保する目的で、前述の配線幅寸法に比べて大きくな
る。したがって、前記欠損部６は、少なくとも信号用配
線として使用される積層構造の配線５に構成される。

前記積層構造の配線５上にはファイナルパッシベーショ
ン膜７が構成される。ファイナルパッシベーション膜７
は、耐湿性を向上する目的で、酸化珪素膜に比べて耐湿
性が高い、プラズマＣＶＤ法で堆積した窒化珪素膜を主
体に構成される。

なお、本実施例は、説明を簡単化するために。

積層構造の配線５の単層である１層配線構造を有する半
導体集積回路装置に本発明を適用した場合であるが１本
発明は、２層、３層等の複数層の積層構造の配線５を有
する半導体集積回路装置に適用することもできる。

次に、前述の半導体集積回路装置の製造方法について、
第３図及び第４図（各製造工程毎に示す要部断面図）と
第５図（第４図に示す工程での要部平面図）とを用いて
簡単に説明する。

まず、半導体基板１の主面部に拡散層２を形成し、この
拡散層２上を含む半導体基板１の主面上ノ全面にパッシ
ベーション膜３を形成する。この後、前記拡散層２上に
おいて、パッシベーション膜３に接続孔４を形成し、こ
の接続孔４から拡散層２の表面を露出させる。

次に、第３図に示すように、前記接続孔４を通して拡散
層２の表面に接続する積層構造の配線５をパッシベーシ
ョン膜３上に形成する。積層構造の配線５は、ＭｏＳｉ
、膜５Ａ、アルミニウム合金膜５Ｂ、ＭｏＳｉ、膜５Ｃ
の夫々を順次堆積し、これらをパターンニングすること
により形成される。

ＭｏＳｉ、膜５Ａ、５Ｃ、アルミニウム合金膜５Ｂの夫
々は例えばスパッタ法で堆積する。ＭｏＳｉ。

膜５Ａ、５Ｃ、アルミニウム合金膜５Ｂの夫々のパター
ンニングは、周知のフォトリソグラフィ技術で形成した
エツチングマスクを使用し、ドライエツチング技術で行
う。ドライエツチングは例えばＣＱ系のエツチングガス
を使用する。

次に、前記積層構造の配線５上を含む全面に、フォトリ
ソグラフィ技術で形成したエツチングマスク１０を形成
する。このエツチングマスク１０は。

積層構造の配線５の延在方向に所定ピッチで配置された
、この積層構造の配線５の配線幅方向を横切るスリット
形状の開口１０Ａが設けられる。この間口１０Ａは、中
間層のアルミニウム合金膜５Ｃの対向する両側面を露出
するために、積層構造の配線５の配線幅寸法に比べて同
一方向に大きいサイズで形成される。

次に、第４図及び第５図に示すように、前記エツチング
マスク１０を使用し、開口１０Ａから露出する積層構造
の配線５の中間層のアルミニウム合金膜５Ｂを選択的に
エツチングし、欠損部６を形成する。前記アルミニウム
合金膜５Ｂのエツチングは例えば混酸アルミニウムエツ
チング液を使用するウェットエツチングで行う。

この後、前記エツチングマスク１０を除去し、前記積層
構造の配線５上を含む全面にファイナルパッシベーショ
ン膜フを形成する。

このように、パッシベーション膜（下地絶縁膜）３の上
部にＭｏＳｉ２膜（バリアメタル配線）５Ａ。

アルミニウム合金膜５Ｂ、ＭｏＳｉ２膜５Ｃを順次積層
する積層構造の配線５を延在し、この積層構造の配線５
をファイナルパッシベーション膜７で覆う半導体集積回
路装置において、前記積層構造の配線５のアルミニウム
合金膜５Ｂに、配線幅方向に横切る欠損部６を設ける。

この欠損部６はスリット形状で構成される。また、前記
欠損部６は、少なくとも、アルミニウム粒径に比べて配
線幅寸法が小さい積層構造の配線５に設けられる（例え
ば電源用配線は設けても設けなくてもよい）、この構成
により、前記ファイナルパッシベーション膜７が積層構
造の配線５の中間層のアルミニウム合金膜５Ｂに与える
応力を前記欠損部６の空間部分で吸収し、前記アルミニ
ウム合金膜５Ｂに加わる応力を低減できるので、前記ア
ルミニウム合金膜５Ｂのストレスマイグレーションの発
生を低減し、積層構造の配線５の断線不良を防止できる
。

積層構造の配線５の中間層のアルミニウム合金膜５Ｂに
ストレスマイグレーションが発生した場合、どこにどれ
だけの抵抗が付加されるか不明確になる。また、積層構
造の配線５の中間層のアルミニウム合金膜５Ｂにストレ
スマイグレーションが発生した場合、アルミニウム合金
膜５Ｂの断線と共に、上下のＭ　ｏ　Ｓ　１！膜５Ｃ及
び５Ａが破壊される可能性が高い。しかしながら５本発
明は、積層構造の配線５に予じめ所定位置に所定の抵抗
値をもつ欠損部６を付加したので、前述の問題は生じな
い。この積層構造の配線５の下層のＭｏ５ｉｚ膜５Ａは
バリアメタル膜として、上層のＭｏＳｉ２１１１５Ｇは
ヒルロックの防止膜として夫々使用されると共に、配線
材としても積極的に使用される。

また、本発明は、アルミニウム合金膜５Ｂ及びその下層
に形成されたＭｏＳｉ２膜５Ａ又は上層に形成されたＭ
Ｏ８１２膜５Ｃからなる２層の積層構造の配線５に適用
してもよい。

また、本発明は、前記積層構造の配線５の下層又は上層
を、ＴｉＳｉ２膜、ＴａＳｉ、膜−ＷＳｉ、膜、ＴｉＷ
膜等のいずれかで形成してもよい。

（実例例■） 本実施例■は、積層構造の配線の配線幅方向の一部分を
横切る欠損部を設けた、本発明の第２実流側である。

本発明の実施例■である積層構造の配線を有する半導体
集積回路装置の構成を第６図（要部断面図）及び第７図
（要部平面図）で示す。

本実施例Ｈの半導体集積回路装置は、第６図及び第７図
に示すように、積層構造の配線５の配線幅方向の一部分
を横切る欠損部６が構成される。

この欠損部６は切欠き形状で構成される。

前記欠損部６は、第７図に符号１０Ａを付けて二点鎖線
で囲まれた開口を有するエツチングマスクを使用し、前
記実施例Ｉの製造方法と同様に、ウェットエツチングを
行うことにより形成できる。

エツチングマスクの開口１０Ａは、積層構造の配線５の
中間層のアルミニウム合金膜５Ｂの−・方（左側）の側
面を露出させて形成される。

このように、本実施例■の半導体集積回路装置によれば
、前記実施例Ｉと実質的に同様の効果を奏することがで
きると共に、積層構造の配線５のアルミニウム合金膜５
Ｂの欠損部６にアルミニウム合金膜５Ｂを残存できるの
で、積層構造の配線５の抵抗値を低減できる。

以上１本発明者によってなされた発明を、前記実施例に
基き具体的に説明したが、本発明は、前記実施例に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。

例えば、本発明は、積層構造の配線をイＪする半導体集
積回路装置に限定されず、積層構造を有するプリント配
線基板等に適用できる、 〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

積層構造の配線を有する配線部材において、前記積層構
造の配線の断線不良を低減できる。

【図面の簡単な説明】

第１図は、本発明の実施例！である積層構造の配線を有
する半導体集積回路装置の要部断面図、第２図は、前記
半導体集積回路装置の要部平面図。 第３図及び第４図は、前記半導体集積回路装置の製造方
法を説明するための各製造工程毎に示す要部断面図、 第５図は、前記第４図に示す工程での要部平面図、 第６図は、本発明の実施例■である積層構造の配線を有
する半導体集積回路装置の要部断面図、第７図は、前記
半導体集積回路装置の要部平面図である。 図中、３・・・パッシベーション膜、５・・・積層構造
の配線、５Ａ、５Ｃ−ＭｏＳｉ、膜、５Ｂ・・・アルミ
ニウム合金膜、６・・・欠損部、７・・・ファイナルパ
ッシベーション膜、１０・・・エツチングマスク、ＩＯ
Ａ・・・開口である。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、下地絶縁膜上にバリアメタル配線、アルミニウム配
   線の夫々を積層する積層構造の配線を延在し、この積層
   構造の配線をパッシベーション膜で覆う配線部材におい
   て、前記積層構造の配線のアルミニウム配線に、配線幅
   方向に横切る欠損部を設けたことを特徴とする配線部材
   。 ２、前記欠損部は切欠き形状又はスリット形状で形成さ
   れることを特徴とする請求項１に記載の配線部材。 ３、前記欠損部は、アルミニウム配線のアルミニウム粒
   径に比べて配線幅寸法が小さい積層構造の配線に設けら
   れることを特徴とする請求項１又は請求項２に記載の配
   線部材。