JPH047875A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH047875A JPH047875A JP10975590A JP10975590A JPH047875A JP H047875 A JPH047875 A JP H047875A JP 10975590 A JP10975590 A JP 10975590A JP 10975590 A JP10975590 A JP 10975590A JP H047875 A JPH047875 A JP H047875A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- forming
- substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims abstract description 40
- 230000003647 oxidation Effects 0.000 claims abstract description 13
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 238000002513 implantation Methods 0.000 claims description 14
- 239000007943 implant Substances 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052796 boron Inorganic materials 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 58
- 230000000694 effects Effects 0.000 description 10
- 241000293849 Cordylanthus Species 0.000 description 8
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 8
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＭＯＳ型半導体素子の製造方法に関し、特に狭
チャネル効果を抑制するための製造方法に関する。
チャネル効果を抑制するための製造方法に関する。
ｒ従来の技術〕
高密度の半導体集積回路を実現するにあたり、素子の微
細化に伴って狭チャネル効果と呼ばれる問題が生じる。
細化に伴って狭チャネル効果と呼ばれる問題が生じる。
狭チャネル効果は、トランジスタのチャネル幅が狭くな
るにつれ、しきい値電圧■工が上昇する現象である。こ
のため、素子の駆動に必要以上に高い電圧を印加しなけ
ればならない、あるいは充分な電流が流せない等の不都
合がある。
るにつれ、しきい値電圧■工が上昇する現象である。こ
のため、素子の駆動に必要以上に高い電圧を印加しなけ
ればならない、あるいは充分な電流が流せない等の不都
合がある。
また、電荷転送素子においては充分な信号電荷が取り扱
えないという不都合がある。
えないという不都合がある。
狭チャネル効果を抑制するための製造方法として、従来
逆ＬＯＣＯ５法と呼ばれる技術が知られている（特願昭
５８−２］４５４５．またはテレビジョン学会技術報告
ＥＤ９４２．１９８６参照）。
逆ＬＯＣＯ５法と呼ばれる技術が知られている（特願昭
５８−２］４５４５．またはテレビジョン学会技術報告
ＥＤ９４２．１９８６参照）。
第３図Ｃａ）〜（ｅ）は、従来の製造方法である逆ＬＯ
ＣＯ５法の主要工程におけるＭＯＳ型半導体素子の断面
を示す。本例ではＰ型半導体基板を例としている。
ＣＯ５法の主要工程におけるＭＯＳ型半導体素子の断面
を示す。本例ではＰ型半導体基板を例としている。
逆ＬＯＣＯ５法においては、まず、Ｐ型半導体基板ｌを
熱酸化して酸化膜２２を形成した後、窒化膜４を成長さ
せる（第３図（ａ））。次に、将来活性領域となる領域
の窒化膜４を選択的に除去し、必要に応じて窒化膜をマ
スクとしてチャネルドープ用の不純物を注入する。本例
ではＮ型のチャネル領域５を形成するためにリンを注入
する（第３図（ロ））。この後、熱酸化を行い酸化膜２
６を形成する（第３図（Ｃ））。
熱酸化して酸化膜２２を形成した後、窒化膜４を成長さ
せる（第３図（ａ））。次に、将来活性領域となる領域
の窒化膜４を選択的に除去し、必要に応じて窒化膜をマ
スクとしてチャネルドープ用の不純物を注入する。本例
ではＮ型のチャネル領域５を形成するためにリンを注入
する（第３図（ロ））。この後、熱酸化を行い酸化膜２
６を形成する（第３図（Ｃ））。
次に窒化膜４を除去し、酸化膜２６をマスクとしてボロ
ンを注入し、チャネルストッパ７を形成する（第３図弱
）。その後、表面の酸化膜を除去し、改めて熱酸化を行
い、ゲート酸化膜８を形成した後、電極９を形成して素
子を作成するものである（第３図（ｅ））。
ンを注入し、チャネルストッパ７を形成する（第３図弱
）。その後、表面の酸化膜を除去し、改めて熱酸化を行
い、ゲート酸化膜８を形成した後、電極９を形成して素
子を作成するものである（第３図（ｅ））。
以上説明した逆ＬＯＣＯ５法によれば、第３図（ｃ）に
示すように、窒化膜をマスクとして選択的に熱酸化を行
う際に、酸化が窒化膜端部から窒化膜下に進行するため
に生じるバーズビークは、活性領域からチャネルストッ
パ側へ延びる。このため、第３図り中ＬＡで示した実際
の活性領域の幅は、第３図（ロ）中り、で示した当初フ
ォトマスクによって規定した幅よりも広がるため、バー
ズビークによるチャネル幅の減少を防止でき、素子が微
細化された場合でも狭チャネル効果を軽減できる。
示すように、窒化膜をマスクとして選択的に熱酸化を行
う際に、酸化が窒化膜端部から窒化膜下に進行するため
に生じるバーズビークは、活性領域からチャネルストッ
パ側へ延びる。このため、第３図り中ＬＡで示した実際
の活性領域の幅は、第３図（ロ）中り、で示した当初フ
ォトマスクによって規定した幅よりも広がるため、バー
ズビークによるチャネル幅の減少を防止でき、素子が微
細化された場合でも狭チャネル効果を軽減できる。
ところが、逆ＬＯＣＯＳ法においては、第３図（ｃ）に
示すように、将来活性領域となる領域を熱酸化し、チャ
ネルストッパ用ボロン注入のマスクとなりつる程度の酸
化膜２６を形成する必要がある。このため、すでにチャ
ネルドープ用不純物が注入されているＮ型チャネル領域
５が減少し、凹状にくぼんだ形状となる。また、熱酸化
に伴う不純物の酸化膜中への移動により、チャネル領域
５の不純物分布が変動するという問題点が生じていた。
示すように、将来活性領域となる領域を熱酸化し、チャ
ネルストッパ用ボロン注入のマスクとなりつる程度の酸
化膜２６を形成する必要がある。このため、すでにチャ
ネルドープ用不純物が注入されているＮ型チャネル領域
５が減少し、凹状にくぼんだ形状となる。また、熱酸化
に伴う不純物の酸化膜中への移動により、チャネル領域
５の不純物分布が変動するという問題点が生じていた。
また、チャネルドープ用の不純物を注入する場合には、
窒化膜をマスクとしているが、実用土成長できる窒化膜
厚に限度があるために、高エネルギーでチャネルドープ
用の不純物を注入できないという欠点があった。
窒化膜をマスクとしているが、実用土成長できる窒化膜
厚に限度があるために、高エネルギーでチャネルドープ
用の不純物を注入できないという欠点があった。
本発明の目的は、このような従来の欠点を除去した半導
体素子の製造方法を提供することにある。
体素子の製造方法を提供することにある。
［課題を解決するための手段］
前記目的を達成するため、本発明に係る半導体素子の製
造方法においては、第１の酸化膜形成工程と、多結晶半
導体膜・窒化膜形成工程と、第２の酸化膜形成工程と、
不純物注入工程と、電極形成工程とを含み、一導電型の
半導体基板にチャネルストッパによって区画形成された
活性領域を有する半導体素子の製造方法であって、 前記第１の酸化膜形成工程は、前記半導体基板の表面を
熱酸化することにより、該基板の表面上に第１の酸化膜
を形成する工程であり、前記多結晶半導体膜・窒化膜形
成工程は、前記第１の酸化膜上に多結晶半導体膜および
窒化膜を積層形成する工程であり、 前記第２の酸化膜形成工程は、前記窒化膜が除去された
活性領域内の前記多結晶半導体膜を熱酸化させて基板の
活性領域上に第２の酸化膜を形成する工程であり、 前記不純物注入工程は、前記多結晶半導体膜および窒化
膜が除去された基板のチャネルストッパ形成領域に前記
第２の酸化膜をマスクとして不純物を注入して該チャネ
ル形成領域にチャネルストッパを形成する工程であり、 前記電極形成工程は、前記第１及び第２の酸化膜が除去
された基板の表面に再び熱酸化を行い活性領域のゲート
酸化膜を形成し、かつ電極を形成する工程である。
造方法においては、第１の酸化膜形成工程と、多結晶半
導体膜・窒化膜形成工程と、第２の酸化膜形成工程と、
不純物注入工程と、電極形成工程とを含み、一導電型の
半導体基板にチャネルストッパによって区画形成された
活性領域を有する半導体素子の製造方法であって、 前記第１の酸化膜形成工程は、前記半導体基板の表面を
熱酸化することにより、該基板の表面上に第１の酸化膜
を形成する工程であり、前記多結晶半導体膜・窒化膜形
成工程は、前記第１の酸化膜上に多結晶半導体膜および
窒化膜を積層形成する工程であり、 前記第２の酸化膜形成工程は、前記窒化膜が除去された
活性領域内の前記多結晶半導体膜を熱酸化させて基板の
活性領域上に第２の酸化膜を形成する工程であり、 前記不純物注入工程は、前記多結晶半導体膜および窒化
膜が除去された基板のチャネルストッパ形成領域に前記
第２の酸化膜をマスクとして不純物を注入して該チャネ
ル形成領域にチャネルストッパを形成する工程であり、 前記電極形成工程は、前記第１及び第２の酸化膜が除去
された基板の表面に再び熱酸化を行い活性領域のゲート
酸化膜を形成し、かつ電極を形成する工程である。
また、本発明に係る半導体素子の製造方法においては、
第１の酸化膜形成工程と、多結晶半導体膜・窒化膜・マ
スク酸化膜形成工程と、第１の不純物注入工程と、第２
の酸化膜形成工程と、第２の不純物注入工程と、電極形
成工程とを含み、導電型の半導体基板にチャネルストッ
パによって区画形成された活性領域を有する半導体素子
の製造方法であって、 前記第１の酸化膜形成工程は、前記半導体基板の表面を
熱酸化することにより、該基板の表面上に第１の酸化膜
を形成する工程であり。
第１の酸化膜形成工程と、多結晶半導体膜・窒化膜・マ
スク酸化膜形成工程と、第１の不純物注入工程と、第２
の酸化膜形成工程と、第２の不純物注入工程と、電極形
成工程とを含み、導電型の半導体基板にチャネルストッ
パによって区画形成された活性領域を有する半導体素子
の製造方法であって、 前記第１の酸化膜形成工程は、前記半導体基板の表面を
熱酸化することにより、該基板の表面上に第１の酸化膜
を形成する工程であり。
前記多結晶半導体膜・窒化膜・マスク酸化膜形成工程は
、前記第１の酸化膜上に、多結晶半導体膜、窒化膜およ
びマスク酸化膜を形成する工程であり、 前記第１の不純物注入工程は、前記窒化膜およびマスク
酸化膜をマスクとして、窒化膜およびマスク酸化膜が除
去された活性領域の基板に不純物を注入してチャネル領
域を形成する工程であり、前記第２の酸化膜形成工程は
、チャネルストッパ形成領域のマスク酸化膜を除去した
後、活性領域上の前記多結晶半導体膜を熱酸化させて第
２の酸化膜を形成する工程であり、 前記第２の不純物注入工程は、前記多結晶半導体膜およ
び窒化膜が除去された基板のチャネルストッパ形成領域
に前記第２の酸化膜をマスクとして不純物を注入して該
チャネル形成領域にチャネルストッパを形成する工程で
あり、 前記電極形成工程は、前記第１及び第２の酸化膜が除去
された基板の表面に再び熱酸化を行い活性領域のゲート
酸化膜を形成し、かつ電極を形成する工程である。
、前記第１の酸化膜上に、多結晶半導体膜、窒化膜およ
びマスク酸化膜を形成する工程であり、 前記第１の不純物注入工程は、前記窒化膜およびマスク
酸化膜をマスクとして、窒化膜およびマスク酸化膜が除
去された活性領域の基板に不純物を注入してチャネル領
域を形成する工程であり、前記第２の酸化膜形成工程は
、チャネルストッパ形成領域のマスク酸化膜を除去した
後、活性領域上の前記多結晶半導体膜を熱酸化させて第
２の酸化膜を形成する工程であり、 前記第２の不純物注入工程は、前記多結晶半導体膜およ
び窒化膜が除去された基板のチャネルストッパ形成領域
に前記第２の酸化膜をマスクとして不純物を注入して該
チャネル形成領域にチャネルストッパを形成する工程で
あり、 前記電極形成工程は、前記第１及び第２の酸化膜が除去
された基板の表面に再び熱酸化を行い活性領域のゲート
酸化膜を形成し、かつ電極を形成する工程である。
［作用］
本願の第１の発明によれば、窒化膜をマスクとして活性
領域上の多結晶半導体膜を選択的に熱酸化処理するため
に、活性領域が直接酸化されるわけではない。従って、
半導体基板が凹状にくぼんだ形状とはならず、また不純
物分布が変動するという問題も回避できる。さらに、こ
の熱酸化処理の際に、バーズビークは活性領域からチャ
ネルストッパ側へ延びるため、バーズビークによるチャ
ネル幅の減少を防止でき、素子が微細化された場合でも
狭チャネル効果を軽減できる。
領域上の多結晶半導体膜を選択的に熱酸化処理するため
に、活性領域が直接酸化されるわけではない。従って、
半導体基板が凹状にくぼんだ形状とはならず、また不純
物分布が変動するという問題も回避できる。さらに、こ
の熱酸化処理の際に、バーズビークは活性領域からチャ
ネルストッパ側へ延びるため、バーズビークによるチャ
ネル幅の減少を防止でき、素子が微細化された場合でも
狭チャネル効果を軽減できる。
本願の第２の発明によれば、窒化膜およびマスク酸化膜
は、チャネルドープ用の不純物を注入する場合のマスク
となるために、窒化膜のみがマスクとなる従来法と比較
して高エネルギーでチャネルドープ用の不純物を注入で
きる７ ［実施例］ 次に、本発明の実施例について図面を参照して説明する
。
は、チャネルドープ用の不純物を注入する場合のマスク
となるために、窒化膜のみがマスクとなる従来法と比較
して高エネルギーでチャネルドープ用の不純物を注入で
きる７ ［実施例］ 次に、本発明の実施例について図面を参照して説明する
。
（実施例１）
第１図は本発明の実施例１を説明するための図で、ＭＯ
Ｓ型半導体素子の製造に適用した場合の主要工程におけ
る素子断面を示す。本例ではＰ型半導体基板を例として
いる。
Ｓ型半導体素子の製造に適用した場合の主要工程におけ
る素子断面を示す。本例ではＰ型半導体基板を例として
いる。
図において、本実施例では、まずＰ型半導体基板１の表
面を熱酸化し、基板１の表面上に第１の酸化膜２を形成
し、第１の酸化膜２上に多結晶半導体膜３および窒化膜
４を積層成長させる（第１図（ａ））、次に、将来活性
領域となる領域の窒化膜４を選択的に除去し、必要に応
じて、窒化膜４が除去された活性領域の基板１上に、残
りの活性領域外に存在する窒化膜４をマスクとしてチャ
ネルドープ用の不純物を注入してチャネル領域（活性領
域）５を形成する。本例ではＮ型のチャネル領域５を形
成するためにリンを注入している（第１図（ト））。そ
の後、窒化膜４が除去されて露出した活性領域内の多結
晶半導体膜３を熱酸化させて肉厚の第２の酸化膜６を形
成する（第１図（Ｃ））。次に将来チャネルストッパ７
が形成される領域（Ｎ型チャネル領域５に隣接するチャ
ネルストッパ形成領域）の窒化膜４および多結晶半導体
膜３を除去し、第２の酸化膜６をマスクとして、チャネ
ルストッパ形成領域の基板１に、ボロンを注入し、チャ
ネルストッパ７をＮ型チャネル領域５の両側に形成する
（第１図（６））。その後、基板１のＮ型チャネル領域
５及びチャネルストッパ７上にまたがった表面の酸化膜
２，６を除去し、改めてその表面に熱酸化を行い活性領
域のゲート酸化膜８を形成し、かつ電極９を形成して素
子を作成してゆく （第１図（ｅ））。
面を熱酸化し、基板１の表面上に第１の酸化膜２を形成
し、第１の酸化膜２上に多結晶半導体膜３および窒化膜
４を積層成長させる（第１図（ａ））、次に、将来活性
領域となる領域の窒化膜４を選択的に除去し、必要に応
じて、窒化膜４が除去された活性領域の基板１上に、残
りの活性領域外に存在する窒化膜４をマスクとしてチャ
ネルドープ用の不純物を注入してチャネル領域（活性領
域）５を形成する。本例ではＮ型のチャネル領域５を形
成するためにリンを注入している（第１図（ト））。そ
の後、窒化膜４が除去されて露出した活性領域内の多結
晶半導体膜３を熱酸化させて肉厚の第２の酸化膜６を形
成する（第１図（Ｃ））。次に将来チャネルストッパ７
が形成される領域（Ｎ型チャネル領域５に隣接するチャ
ネルストッパ形成領域）の窒化膜４および多結晶半導体
膜３を除去し、第２の酸化膜６をマスクとして、チャネ
ルストッパ形成領域の基板１に、ボロンを注入し、チャ
ネルストッパ７をＮ型チャネル領域５の両側に形成する
（第１図（６））。その後、基板１のＮ型チャネル領域
５及びチャネルストッパ７上にまたがった表面の酸化膜
２，６を除去し、改めてその表面に熱酸化を行い活性領
域のゲート酸化膜８を形成し、かつ電極９を形成して素
子を作成してゆく （第１図（ｅ））。
従来の逆ＬＯＣＯ５法と異なり、第１図（ｃ）に示すよ
うに、多結晶半導体膜３を熱酸化させて第２の酸化膜６
を形成する際に、将来活性領域となるチャネル領域５は
、その領域上に多結晶半導体膜３が存在するため、直接
酸化されず、半導体基板１の表面は、第３図（ｃ）に示
す従来例のように凹状にくぼんだ形状とはならず、また
不純物分布が変動するという問題も回避できる。さらに
、この熱酸化の際に・バーズビークによるチャネル幅の
減少を防止でき、素子が微細化された場合でも狭チャネ
ル効果を軽減できる。
うに、多結晶半導体膜３を熱酸化させて第２の酸化膜６
を形成する際に、将来活性領域となるチャネル領域５は
、その領域上に多結晶半導体膜３が存在するため、直接
酸化されず、半導体基板１の表面は、第３図（ｃ）に示
す従来例のように凹状にくぼんだ形状とはならず、また
不純物分布が変動するという問題も回避できる。さらに
、この熱酸化の際に・バーズビークによるチャネル幅の
減少を防止でき、素子が微細化された場合でも狭チャネ
ル効果を軽減できる。
（実施例２）
第２図（ａ）〜（→は、本発明の実施例２を説明するた
めの図で、ＭＯＳ型半導体素子の製造に適用した場合の
主要工程における素子断面を示す。本例ではＰ型半導体
基板を例としている。
めの図で、ＭＯＳ型半導体素子の製造に適用した場合の
主要工程における素子断面を示す。本例ではＰ型半導体
基板を例としている。
図において、本実施例では、まずＰ型半導体基板１の表
面を熱酸化し、基板ｌの表面に第１の酸化膜２を形成し
、第１の酸化膜２上に多結晶半導体膜３、窒化膜４およ
びマスク酸化膜１１を順次積層させる（第２図０））。
面を熱酸化し、基板ｌの表面に第１の酸化膜２を形成し
、第１の酸化膜２上に多結晶半導体膜３、窒化膜４およ
びマスク酸化膜１１を順次積層させる（第２図０））。
次に、将来活性領域となる領域の窒化膜４およびマスク
酸化膜１１を選択的に除去し、窒化膜４およびマスク酸
化膜１１が除去された活性領域の基板１上に、その活性
領域外に存在する窒化膜４およびマスク酸化膜１１をマ
スクとしてチャネルドープ用の不純物を注入してチャネ
ル領域（活性領域）５を形成する。本例ではＮ型のチャ
ネル領域５を形成するためにリンを注入している（第２
図（ロ））。その後、チャネル領域５の両側に隣接する
チャネルストッパ形成領域上のマスク酸化膜１１を除去
し、活性領域上の多結晶半導体膜３を熱酸化させて肉厚
の第２の酸化膜６を形成する（第２図（Ｃ））。次にチ
ャネルストッパ形成領域上の窒化膜４および多結晶半導
体膜３を除去し、第２の酸化膜６をマスクとしてボロン
を注入しチャネルストッパ７を形成する（第２図（ハ）
）。その後、基板１の表面の酸化膜２，６を除去し、改
めて基板１の表面の熱酸化を行いゲート酸化膜８を形成
した後、電極９を形成して素子を作成してゆく （第２
図（ｅ））。
酸化膜１１を選択的に除去し、窒化膜４およびマスク酸
化膜１１が除去された活性領域の基板１上に、その活性
領域外に存在する窒化膜４およびマスク酸化膜１１をマ
スクとしてチャネルドープ用の不純物を注入してチャネ
ル領域（活性領域）５を形成する。本例ではＮ型のチャ
ネル領域５を形成するためにリンを注入している（第２
図（ロ））。その後、チャネル領域５の両側に隣接する
チャネルストッパ形成領域上のマスク酸化膜１１を除去
し、活性領域上の多結晶半導体膜３を熱酸化させて肉厚
の第２の酸化膜６を形成する（第２図（Ｃ））。次にチ
ャネルストッパ形成領域上の窒化膜４および多結晶半導
体膜３を除去し、第２の酸化膜６をマスクとしてボロン
を注入しチャネルストッパ７を形成する（第２図（ハ）
）。その後、基板１の表面の酸化膜２，６を除去し、改
めて基板１の表面の熱酸化を行いゲート酸化膜８を形成
した後、電極９を形成して素子を作成してゆく （第２
図（ｅ））。
従来の逆ＬＯＣＯ５法と異なり、第２図（ロ）に示すよ
うに、チャネルドープ用の不純物を注入する場合に、窒
化膜４およびマスク酸化膜１ｊがマスクとなるために、
高エネルギーでチャネルドープ用の不純物を注入できる
。さらに本実施例においても実施例１と同様に、第２図
（ｃ）に示すように、多結晶半導体膜３を熱酸化させて
第２の酸化膜６を形成する際に、将来活性領域となるチ
ャネル領域５は、直接酸化されないため、半導体基板が
凹状にくぼんだ形状とはならず、また不純物分布が変動
するという問題も回避できる。さらに、この熱酸化の際
に、バーズビークは活性領域からチャネルストッパ側へ
延びるため、バーズビークによるチ・ヤネル幅の減少を
防止でき、素子が微細化された場合でも狭チャネル効果
を軽減できる。
うに、チャネルドープ用の不純物を注入する場合に、窒
化膜４およびマスク酸化膜１ｊがマスクとなるために、
高エネルギーでチャネルドープ用の不純物を注入できる
。さらに本実施例においても実施例１と同様に、第２図
（ｃ）に示すように、多結晶半導体膜３を熱酸化させて
第２の酸化膜６を形成する際に、将来活性領域となるチ
ャネル領域５は、直接酸化されないため、半導体基板が
凹状にくぼんだ形状とはならず、また不純物分布が変動
するという問題も回避できる。さらに、この熱酸化の際
に、バーズビークは活性領域からチャネルストッパ側へ
延びるため、バーズビークによるチ・ヤネル幅の減少を
防止でき、素子が微細化された場合でも狭チャネル効果
を軽減できる。
以上説明したように本発明によれば、バーズビークによ
るチャネル幅の減少を防止でき、素子が微細化された場
合でも狭チャネル効果を軽減できると同時に、半導体基
板が凹状にくぼんだ形状とはならず、また不純物分布が
変動するという問題も回避できる。さらに、高エネルギ
ーでチャネルドープ用の不純物を注入できるという利点
がある。
るチャネル幅の減少を防止でき、素子が微細化された場
合でも狭チャネル効果を軽減できると同時に、半導体基
板が凹状にくぼんだ形状とはならず、また不純物分布が
変動するという問題も回避できる。さらに、高エネルギ
ーでチャネルドープ用の不純物を注入できるという利点
がある。
第１図（ａ）〜（ｅ）は本発明の実施例１を説明するた
めの図で、ＭＯ５型半導体素子の製造に適用した場合の
主要工程における素子断面図、第２図（ａ）〜（ｅ）は
本発明の実施例２を説明するための図で、ＭＯ５型半導
体素子の製造に適用した場合の主要工程における素子断
面図、第３図（ａ）〜（ｅ）は従来の製造方法である逆
ＬＯＣＯＳ法の主要工程におけるＭＯ３型半導体素子の
断面図である。 １・・・Ｐ型半導体基板 ３・・・多結晶半導体膜 ５・・・Ｎ型チャネル領域 ７・・・チャネルストッパ ９・・・電極 ２２．２６・・・酸化膜 ２・・・第１の酸化膜 ４・・・窒化膜 ６・・・第２の酸化膜 ８・・・ゲート酸化膜 １１・・・マスク酸化膜
めの図で、ＭＯ５型半導体素子の製造に適用した場合の
主要工程における素子断面図、第２図（ａ）〜（ｅ）は
本発明の実施例２を説明するための図で、ＭＯ５型半導
体素子の製造に適用した場合の主要工程における素子断
面図、第３図（ａ）〜（ｅ）は従来の製造方法である逆
ＬＯＣＯＳ法の主要工程におけるＭＯ３型半導体素子の
断面図である。 １・・・Ｐ型半導体基板 ３・・・多結晶半導体膜 ５・・・Ｎ型チャネル領域 ７・・・チャネルストッパ ９・・・電極 ２２．２６・・・酸化膜 ２・・・第１の酸化膜 ４・・・窒化膜 ６・・・第２の酸化膜 ８・・・ゲート酸化膜 １１・・・マスク酸化膜
Claims (2)
- （１）第１の酸化膜形成工程と、多結晶半導体膜・窒化
膜形成工程と、第２の酸化膜形成工程と、不純物注入工
程と、電極形成工程とを含み、一導電型の半導体基板に
チャネルストッパによって区画形成された活性領域を有
する半導体素子の製造方法であって、 前記第１の酸化膜形成工程は、前記半導体基板の表面を
熱酸化することにより、該基板の表面上に第１の酸化膜
を形成する工程であり、 前記多結晶半導体膜・窒化膜形成工程は、前記第１の酸
化膜上に多結晶半導体膜および窒化膜を積層形成する工
程であり、 前記第２の酸化膜形成工程は、前記窒化膜が除去された
活性領域内の前記多結晶半導体膜を熱酸化させて基板の
活性領域上に第２の酸化膜を形成する工程であり、 前記不純物注入工程は、前記多結晶半導体膜および窒化
膜が除去された基板のチャネルストッパ形成領域に前記
第２の酸化膜をマスクとして不純物を注入して該チャネ
ル形成領域にチャネルストッパを形成する工程であり、 前記電極形成工程は、前記第１及び第２の酸化膜が除去
された基板の表面に再び熱酸化を行い活性領域のゲート
酸化膜を形成し、かつ電極を形成する工程であることを
特徴とする半導体素子の製造方法。 - （２）第１の酸化膜形成工程と、多結晶半導体膜・窒化
膜・マスク酸化膜形成工程と、第１の不純物注入工程と
、第２の酸化膜形成工程と、第２の不純物注入工程と、
電極形成工程とを含み、一導電型の半導体基板にチャネ
ルストッパによって区画形成された活性領域を有する半
導体素子の製造方法であって、 前記第１の酸化膜形成工程は、前記半導体基板の表面を
熱酸化することにより、該基板の表面上に第１の酸化膜
を形成する工程であり、 前記多結晶半導体膜・窒化膜・マスク酸化膜形成工程は
、前記第１の酸化膜上に、多結晶半導体膜、窒化膜およ
びマスク酸化膜を形成する工程であり、 前記第１の不純物注入工程は、前記窒化膜およびマスク
酸化膜をマスクとして、窒化膜およびマスク酸化膜が除
去された活性領域の基板に不純物を注入してチャネル領
域を形成する工程であり、前記第２の酸化膜形成工程は
、チャネルストッパ形成領域のマスク酸化膜を除去した
後、活性領域上の前記多結晶半導体膜を熱酸化させて第
２の酸化膜を形成する工程であり、 前記第２の不純物注入工程は、前記多結晶半導体膜およ
び窒化膜が除去された基板のチャネルストッパ形成領域
に前記第２の酸化膜をマスクとして不純物を注入して該
チャネル形成領域にチャネルストッパを形成する工程で
あり、 前記電極形成工程は、前記第１及び第２の酸化膜が除去
された基板の表面に再び熱酸化を行い活性領域のゲート
酸化膜を形成し、かつ電極を形成する工程であることを
特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109755A JP2623907B2 (ja) | 1990-04-25 | 1990-04-25 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109755A JP2623907B2 (ja) | 1990-04-25 | 1990-04-25 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047875A true JPH047875A (ja) | 1992-01-13 |
| JP2623907B2 JP2623907B2 (ja) | 1997-06-25 |
Family
ID=14518426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109755A Expired - Fee Related JP2623907B2 (ja) | 1990-04-25 | 1990-04-25 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623907B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367235A (ja) * | 1991-06-14 | 1992-12-18 | Sharp Corp | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772344A (en) * | 1980-10-24 | 1982-05-06 | Toshiba Corp | Manufacture of semiconductor device |
-
1990
- 1990-04-25 JP JP2109755A patent/JP2623907B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772344A (en) * | 1980-10-24 | 1982-05-06 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367235A (ja) * | 1991-06-14 | 1992-12-18 | Sharp Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2623907B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000500296A (ja) | 電荷結合素子及びそのような素子を製造する方法 | |
| JPS59111359A (ja) | 半導体構造体の製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPH047875A (ja) | 半導体素子の製造方法 | |
| JP3141446B2 (ja) | 半導体装置の製造方法 | |
| JPH0147016B2 (ja) | ||
| JP2793141B2 (ja) | トレンチ素子分離膜を有する半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JP3397804B2 (ja) | 不揮発性メモリの製造方法 | |
| JP3057692B2 (ja) | 半導体装置の製造方法 | |
| JP2663516B2 (ja) | 半導体素子の製造方法 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JPS6373667A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH04165629A (ja) | Ｍｏｓ型半導体装置 | |
| JPH022171A (ja) | 集積回路の製造方法 | |
| JP3030620B2 (ja) | マスクｒｏｍセル及びその製造方法 | |
| JPS6376376A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH04239777A (ja) | 半導体装置の製造方法 | |
| JPH07106543A (ja) | 固体撮像装置の製造方法 | |
| JPH04240731A (ja) | 半導体装置の製造方法 | |
| JPS6370458A (ja) | 半導体装置の製造方法 | |
| JPS59139644A (ja) | 半導体装置の製造方法 | |
| JPH05870B2 (ja) | ||
| JPH0766400A (ja) | 半導体装置及びその製造方法 | |
| JPS6153869B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |