JPH0479213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0479213A JPH0479213A JP2193538A JP19353890A JPH0479213A JP H0479213 A JPH0479213 A JP H0479213A JP 2193538 A JP2193538 A JP 2193538A JP 19353890 A JP19353890 A JP 19353890A JP H0479213 A JPH0479213 A JP H0479213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist film
- photoresist
- exposed
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
庄ＩＬし二利ｊＨＥ比
この発明は、半導体装置の製造方法に関するものであり
、特に被着形成後にエツチングによるパターン形成が困
難な金属のパターン形成に好適する方法に関する。
、特に被着形成後にエツチングによるパターン形成が困
難な金属のパターン形成に好適する方法に関する。
徒釆Δ伎五
従来、下地に損傷を与えずにエツチングすることが困難
な金属（金、白金等）をパターニングする場合、第３図
に示すように、絶縁膜２の上に、フォトレジスト膜３を
被着し、金属パターンの必要な部分を露光し、窓開けを
行い、全面に金属膜４を被着した後、フォトレジスト膜
３をその上に被着した金属膜４とともに剥離するリフト
オフ法が用いられてきた。
な金属（金、白金等）をパターニングする場合、第３図
に示すように、絶縁膜２の上に、フォトレジスト膜３を
被着し、金属パターンの必要な部分を露光し、窓開けを
行い、全面に金属膜４を被着した後、フォトレジスト膜
３をその上に被着した金属膜４とともに剥離するリフト
オフ法が用いられてきた。
なお、下地が酸化膜等エツチング可能な材質で構造的に
もエツチング可能な特殊な状況においては、フォトレジ
スト膜の所定部分を窓開けし、等方性エッチにより、フ
ォトレジスト膜下にアンダーカットをいれ、全面に金属
被着をさせる時、アンダーカットの部分で金属膜を段切
れさせることもできる。この後、その上に被着した金属
膜とともにフォトレジスト膜を剥離すれば、金属膜のパ
ターンが形成される。しかしながら、この方法は下地の
アルミ配線上に金属膜をつけたい場合、エツチングする
だけの膜厚の余裕のない場合等には適用できない。
もエツチング可能な特殊な状況においては、フォトレジ
スト膜の所定部分を窓開けし、等方性エッチにより、フ
ォトレジスト膜下にアンダーカットをいれ、全面に金属
被着をさせる時、アンダーカットの部分で金属膜を段切
れさせることもできる。この後、その上に被着した金属
膜とともにフォトレジスト膜を剥離すれば、金属膜のパ
ターンが形成される。しかしながら、この方法は下地の
アルミ配線上に金属膜をつけたい場合、エツチングする
だけの膜厚の余裕のない場合等には適用できない。
よ”
上記の通常のリフトオフ法では、フォトレジスト膜３の
側面の金属膜は、フォトレジスト膜３上・絶縁膜２上の
金属膜４と比べ薄くなってはいるが、絶縁膜２上の金属
膜４とつながっているためフォトレジスト膜３をその上
に被着した金属膜４とともに剥離した時、フォトレジス
ト膜側面に被着した金属膜４が第３図すのＡ部分の拡大
図に示す破線５の部分で切れないで、第３図Ｃに示すよ
うにパリ４ａとして残るという欠点があった。
側面の金属膜は、フォトレジスト膜３上・絶縁膜２上の
金属膜４と比べ薄くなってはいるが、絶縁膜２上の金属
膜４とつながっているためフォトレジスト膜３をその上
に被着した金属膜４とともに剥離した時、フォトレジス
ト膜側面に被着した金属膜４が第３図すのＡ部分の拡大
図に示す破線５の部分で切れないで、第３図Ｃに示すよ
うにパリ４ａとして残るという欠点があった。
このパリは、配線のショートや、後工程でバンブを成長
させる場合、電界の集中等により第４図に示すようなバ
ンプの異常成長、形状異常の原因となる。
させる場合、電界の集中等により第４図に示すようなバ
ンプの異常成長、形状異常の原因となる。
−めの
本発明は、金属膜がパリと残ることを無くすことを目的
とするもので、フォトレジスト膜を被着形成し所定部分
を窓開けする工程と、前記フォトレジスト膜上に金属膜
を全面に被着形成する工程と、このフォトレジスト膜を
その上に被着した金属膜ともに剥離する工程とからなる
リフトオフ法において、 フォトレジスト膜を被着形成し、所定部分を露光した後
、その上に再度フォトレジスト膜を被着形成し、１回目
の露光部の内側に対応する小面積部を露光した後、１層
目、２層目のフォトレジスト膜を一度に現像し、オーバ
ーハング状の窓開けをする工程を有するものである。
とするもので、フォトレジスト膜を被着形成し所定部分
を窓開けする工程と、前記フォトレジスト膜上に金属膜
を全面に被着形成する工程と、このフォトレジスト膜を
その上に被着した金属膜ともに剥離する工程とからなる
リフトオフ法において、 フォトレジスト膜を被着形成し、所定部分を露光した後
、その上に再度フォトレジスト膜を被着形成し、１回目
の露光部の内側に対応する小面積部を露光した後、１層
目、２層目のフォトレジスト膜を一度に現像し、オーバ
ーハング状の窓開けをする工程を有するものである。
１且
１回目のフォトレジスト膜被着・露光のあと、２回目の
フォトレジスト膜被着を行い、１回目の露光部の内側に
対応する小面積部を露光して現像することにより、１層
目の開口部は２層目より大きくなり、オーバーハング形
状を形成することができる。
フォトレジスト膜被着を行い、１回目の露光部の内側に
対応する小面積部を露光して現像することにより、１層
目の開口部は２層目より大きくなり、オーバーハング形
状を形成することができる。
尖胤阻
以下、この発明について図面を参照して説明する。
第１図（ａ）に示すように、第１フオトレジスト膜３ａ
を被着し、所定部分を露光（３ａ’ ） した後、窓開
けを行わず、第１図（ｂ）に示すように、第２フオトレ
ジスト膜３ｂを被着し、１回目の露光部３ａ’より内側
の部分を露光する（３ｂ’ ）する。
を被着し、所定部分を露光（３ａ’ ） した後、窓開
けを行わず、第１図（ｂ）に示すように、第２フオトレ
ジスト膜３ｂを被着し、１回目の露光部３ａ’より内側
の部分を露光する（３ｂ’ ）する。
次に、１回目、２回目両露光部分（３ａ”）（３ｂ’
）！ともに現像し、窓開けを行う。こうすれば第１図（
Ｃ）に示すように、窓開は部分はオーバーハング形状と
なる。その後、金属膜４を被着した場合、第１図（ｄ）
に示すように完全に段切れを発生する。
）！ともに現像し、窓開けを行う。こうすれば第１図（
Ｃ）に示すように、窓開は部分はオーバーハング形状と
なる。その後、金属膜４を被着した場合、第１図（ｄ）
に示すように完全に段切れを発生する。
この後、その上に被着した金属膜４とともに第１、第２
のフォトレジスト膜３ ａ ＋ ３ ｂを剥離すれば、
第１図（ｅ）に示すようにパリのない金属膜４のパター
ンが形成される。
のフォトレジスト膜３ ａ ＋ ３ ｂを剥離すれば、
第１図（ｅ）に示すようにパリのない金属膜４のパター
ンが形成される。
天上１１と
次に金バンプの形成方法について説明する。
第２図（ａ）に示すように、周辺をパッシベーション膜
６で覆ったアルミ５上に金バンプを形成させる場合、第
２図（ｂ）に示すように、第２レジスト膜３ａを被着φ
露光したのち、第２レジスト膜３ｂを被着し、１回目の
露光部分３ａ’の内側部分を露光（３ｂ”）し、第１．
第２レジスト膜３ ａ ＋３ｂを現像し、オーバーハン
グ状のレジストを形成する。この上に、Ｔｉ−Ｐｔ（チ
タン−白金）７を被着し、第１．第２レジスト膜３ａ、
３ｂとともに剥離すれば、パリのないＴｉ−Ｐｔのパタ
ーン７が形成できる。
６で覆ったアルミ５上に金バンプを形成させる場合、第
２図（ｂ）に示すように、第２レジスト膜３ａを被着φ
露光したのち、第２レジスト膜３ｂを被着し、１回目の
露光部分３ａ’の内側部分を露光（３ｂ”）し、第１．
第２レジスト膜３ ａ ＋３ｂを現像し、オーバーハン
グ状のレジストを形成する。この上に、Ｔｉ−Ｐｔ（チ
タン−白金）７を被着し、第１．第２レジスト膜３ａ、
３ｂとともに剥離すれば、パリのないＴｉ−Ｐｔのパタ
ーン７が形成できる。
次に、第２図（Ｃ）に示すように、第３のフォトレジス
ト膜３Ｃを被着し、所定部分を窓開けし、その後金バン
プメツキを行えば、突起や変形のない金バンブ８が形成
される。
ト膜３Ｃを被着し、所定部分を窓開けし、その後金バン
プメツキを行えば、突起や変形のない金バンブ８が形成
される。
発訓ｑ熱策
この発明は、レジスト被着を２回行い、２回目の露光を
１回目の露光部の内側の小面積のみにし、−度に現像し
てレジストをオーバーハング形状にすることによって、
リフトオフ時のパリを無くすことができる。
１回目の露光部の内側の小面積のみにし、−度に現像し
てレジストをオーバーハング形状にすることによって、
リフトオフ時のパリを無くすことができる。
第１図（ａｔ〜（ｅ）はこの発明の一実施例の方法を説
明するための各工程における縦断面図である。 第２図（ＥＬ）〜ｔｃ）は、この発明の第２実施例の方
法を説明するための各工程における縦断面図である。 第３図（ａｌ〜（Ｃ）は従来方法について説明するため
の各工程の縦断面図である。 第４図は従来方法による不具合な現象を説明するための
バンプの縦断面図である。 ３ａ・・・第１フオトレジスト膜、 ３ｂ・・・第２フオトレジスト膜、 ４・・・・金属膜、 ７・・・Ｔｉ−Ｐｔ（チタン白金）膜、第 図 第 図
明するための各工程における縦断面図である。 第２図（ＥＬ）〜ｔｃ）は、この発明の第２実施例の方
法を説明するための各工程における縦断面図である。 第３図（ａｌ〜（Ｃ）は従来方法について説明するため
の各工程の縦断面図である。 第４図は従来方法による不具合な現象を説明するための
バンプの縦断面図である。 ３ａ・・・第１フオトレジスト膜、 ３ｂ・・・第２フオトレジスト膜、 ４・・・・金属膜、 ７・・・Ｔｉ−Ｐｔ（チタン白金）膜、第 図 第 図
Claims (1)
- フォトレジスト膜を被着形成し、所定部分を窓開けする
工程と、前記フォトレジスト膜上に金属膜を全面に被着
形成する工程と、このフォトレジスト膜を、その上に被
着した金属膜とともに剥離する工程とからなるリフトオ
フ法において、フォトレジスト膜を被着形成し、所定部
分を露光した後、その上に再度フォトレジスト膜を被着
形成し、１回目の露光部の内側に対応する小面積部を露
光した後、１層目、２層目のフォトレジスト膜を一度に
現像して、オーバーハング状の窓開けをする工程を有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193538A JPH0479213A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2193538A JPH0479213A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0479213A true JPH0479213A (ja) | 1992-03-12 |
Family
ID=16309742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2193538A Pending JPH0479213A (ja) | 1990-07-20 | 1990-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0479213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005045911A1 (ja) * | 2003-11-11 | 2007-11-29 | 旭硝子株式会社 | パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器 |
-
1990
- 1990-07-20 JP JP2193538A patent/JPH0479213A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005045911A1 (ja) * | 2003-11-11 | 2007-11-29 | 旭硝子株式会社 | パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器 |
| US7790358B2 (en) | 2003-11-11 | 2010-09-07 | Asahi Glass Company, Limited | Pattern formation method, electronic circuit manufactured by the same, and electronic device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937326A (en) | Method for making semiconductor device having via hole | |
| US6340635B1 (en) | Resist pattern, process for the formation of the same, and process for the formation of wiring pattern | |
| JPH0479213A (ja) | 半導体装置の製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| JPH08235528A (ja) | プレーナ薄膜構造体の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPH06151351A (ja) | 電極形成方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPH01255246A (ja) | 半導体装置の製造方法 | |
| JPS5843520A (ja) | 半導体装置 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS5854631A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH04324681A (ja) | 半導体装置及びその製造方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPS5911647A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH07183441A (ja) | リードフレームの製造方法 | |
| JPH06333818A (ja) | 半導体装置の製造方法及びこれに用いられる装置 | |
| JPS58196035A (ja) | 半導体素子の電極形成方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JP2000208432A (ja) | 半導体装置の製造方法 |