JPH01255246A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01255246A JPH01255246A JP8426488A JP8426488A JPH01255246A JP H01255246 A JPH01255246 A JP H01255246A JP 8426488 A JP8426488 A JP 8426488A JP 8426488 A JP8426488 A JP 8426488A JP H01255246 A JPH01255246 A JP H01255246A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- film
- wiring
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 48
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 13
- 239000010931 gold Substances 0.000 abstract description 13
- 229910052737 gold Inorganic materials 0.000 abstract description 13
- 238000007747 plating Methods 0.000 abstract description 11
- 239000004411 aluminium Substances 0.000 abstract 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造に関し、特に、アルミ配線上
への金メッキ配線の形成方法ｌこ関する。
への金メッキ配線の形成方法ｌこ関する。
第３図（ａ）および（四はアルミ配線上に金メッキ配線
を形成する場合の従来の前処理工程図である。
を形成する場合の従来の前処理工程図である。
いま、これについて説明すると、アルミ配線１をパター
ニングした後に厚い絶縁膜３を成長し、ついでスルーホ
ールを開孔する。つぎにバリアメタル４、金メッキ成長
時に電流パスとなる電極アルミ膜７をそれぞれスパッタ
法により形成し、〔第３図（ａ）参照〕ついで、スルー
ホールの開口部内の電極アルミ膜７をホトレジスト・パ
ターン８を介して選択的にエツチング除去し、金メッキ
すべき面にバリアメタル４を被情したアルミ配線１を第
３図（ｂ）の如く露出せしめるものである。
ニングした後に厚い絶縁膜３を成長し、ついでスルーホ
ールを開孔する。つぎにバリアメタル４、金メッキ成長
時に電流パスとなる電極アルミ膜７をそれぞれスパッタ
法により形成し、〔第３図（ａ）参照〕ついで、スルー
ホールの開口部内の電極アルミ膜７をホトレジスト・パ
ターン８を介して選択的にエツチング除去し、金メッキ
すべき面にバリアメタル４を被情したアルミ配線１を第
３図（ｂ）の如く露出せしめるものである。
しかしながら上述した従来の前処理工程では、スルーホ
ール形状が第３図（ａ）のように急峻な場合には、バリ
アメタル４のカバレージ性が悪くなるのでスルーホール
の内部で段切れを起こし、下層のアルミ配［１が第３図
（ｂ）の示すように、この段切れ部分で電極アルミ膜７
のウェットエツチング工程と同時にエツチング除去され
、アルミ消失部１３を生じるという欠点がある。
ール形状が第３図（ａ）のように急峻な場合には、バリ
アメタル４のカバレージ性が悪くなるのでスルーホール
の内部で段切れを起こし、下層のアルミ配［１が第３図
（ｂ）の示すように、この段切れ部分で電極アルミ膜７
のウェットエツチング工程と同時にエツチング除去され
、アルミ消失部１３を生じるという欠点がある。
本発明の目的は、上記の情況に鑑み、スルーホール内の
アルミ配線にアルミ消失部を生じることなきアルミ配線
上への金メッキ工程を備えた半導体装置の製造方法を提
供することである。
アルミ配線にアルミ消失部を生じることなきアルミ配線
上への金メッキ工程を備えた半導体装置の製造方法を提
供することである。
本発明によれば、半導体装置の製造方法は、半導体基板
上のアルミ配線上に薄い絶縁膜を成長する工程と、前記
アルミ配線上に第１のスルーホールを開孔する前記薄い
絶縁膜の選択的エツチング工程と、前記第１のスルーホ
ールの開口部内に露出するアルミ配線上にバリアメタル
膜を〃パターン形成する工程と、前記第１のスルーホー
ルを含む基板全面に厚い絶縁膜を成長する工程と、前記
第１のスルーホールよりも小さな径をもつ第２のスルー
ホールを前記バリアメタル膜の直上に開孔する前記厚い
絶縁膜の選択的エツチング工程さ、前記第２のスルーホ
ールの周辺に電極アルミ膜をパターン形成する工程と、
前記電極アルミ膜を一方の電極としてスルーホール開口
部内に金メッキ膜を成長せしめる前記アルミ配線上への
金メッキ配線の形成工程とを含んで構成される。
上のアルミ配線上に薄い絶縁膜を成長する工程と、前記
アルミ配線上に第１のスルーホールを開孔する前記薄い
絶縁膜の選択的エツチング工程と、前記第１のスルーホ
ールの開口部内に露出するアルミ配線上にバリアメタル
膜を〃パターン形成する工程と、前記第１のスルーホー
ルを含む基板全面に厚い絶縁膜を成長する工程と、前記
第１のスルーホールよりも小さな径をもつ第２のスルー
ホールを前記バリアメタル膜の直上に開孔する前記厚い
絶縁膜の選択的エツチング工程さ、前記第２のスルーホ
ールの周辺に電極アルミ膜をパターン形成する工程と、
前記電極アルミ膜を一方の電極としてスルーホール開口
部内に金メッキ膜を成長せしめる前記アルミ配線上への
金メッキ配線の形成工程とを含んで構成される。
以下図面を参照して本発明の詳細な説明する。
第１図（ａ）〜（１１）は、本発明の一実施例を示す工
程順序図である。本実施例によれば、半導体基板（図示
しない）上に幅４μｍ、厚さ１μｍのアルミ配線１が形
成され、ついで薄い絶縁膜２イ成長される〔第１図（ａ
）参照〕。ここで、絶縁膜２の厚さは０．２μｍ程度で
ある。つぎに第１図（皺に示すように、ホトレジスト・
パターン９を介し絶縁膜２は等方性エツチングされアル
ミ配線１上に第１のスルホールが開孔される。ついで、
ホトレジスト・パターン９が除去された後、８ｇ１図（
尋の如く、この開口部を含む基板全面に第１のバリアメ
タル膜４ ａ （Ｔｉ）および＠２のバリアメタル膜（
Ｐｔ）がそれぞれスパッタされる。ここで、開口部内を
除く第１および第２のバリアメタル膜４ａ、４ｂはホト
レジスト・パターン１０と共にリフト・オフされ、つい
で第１図（ｄ）のように、厚い絶縁膜３が開口部内のバ
リアメタル４ａ、４ｂと縁端部同志を互いに重ね合わす
ように異方性エツチングでパターニングされ、第２のス
ルーホールが形成される。１１はその際用いられたホト
レジスト・パターンを示す。つぎにこのホトレジスト−
パターン１１は除去され、基板全面に電極アルミ膜７が
スパッタ法で形成される〔第１図（ｅ）参照〕。この電
極アルミ膜７は金メッキ工程の際’４流パスとなる電極
導体である。ついでスルーホール部上の電極アルミ膜７
はホトレジスト・パターン８をマスクにしてウェット・
エツチング法で除去され〔第１図（ｆ）参照〕、電極ア
ルミ膜７を電極導体とじて端よりスルーホール内部に向
って金のメッキ膜が成長し始め、金メッキ膜が第２のバ
リアメタル４ｂに達するとスルーホール内部の底面から
も成長して行き、やがて第１図（ｇ）ｔこ示すようにス
ルーホール全体に成長が拡がる。
程順序図である。本実施例によれば、半導体基板（図示
しない）上に幅４μｍ、厚さ１μｍのアルミ配線１が形
成され、ついで薄い絶縁膜２イ成長される〔第１図（ａ
）参照〕。ここで、絶縁膜２の厚さは０．２μｍ程度で
ある。つぎに第１図（皺に示すように、ホトレジスト・
パターン９を介し絶縁膜２は等方性エツチングされアル
ミ配線１上に第１のスルホールが開孔される。ついで、
ホトレジスト・パターン９が除去された後、８ｇ１図（
尋の如く、この開口部を含む基板全面に第１のバリアメ
タル膜４ ａ （Ｔｉ）および＠２のバリアメタル膜（
Ｐｔ）がそれぞれスパッタされる。ここで、開口部内を
除く第１および第２のバリアメタル膜４ａ、４ｂはホト
レジスト・パターン１０と共にリフト・オフされ、つい
で第１図（ｄ）のように、厚い絶縁膜３が開口部内のバ
リアメタル４ａ、４ｂと縁端部同志を互いに重ね合わす
ように異方性エツチングでパターニングされ、第２のス
ルーホールが形成される。１１はその際用いられたホト
レジスト・パターンを示す。つぎにこのホトレジスト−
パターン１１は除去され、基板全面に電極アルミ膜７が
スパッタ法で形成される〔第１図（ｅ）参照〕。この電
極アルミ膜７は金メッキ工程の際’４流パスとなる電極
導体である。ついでスルーホール部上の電極アルミ膜７
はホトレジスト・パターン８をマスクにしてウェット・
エツチング法で除去され〔第１図（ｆ）参照〕、電極ア
ルミ膜７を電極導体とじて端よりスルーホール内部に向
って金のメッキ膜が成長し始め、金メッキ膜が第２のバ
リアメタル４ｂに達するとスルーホール内部の底面から
も成長して行き、やがて第１図（ｇ）ｔこ示すようにス
ルーホール全体に成長が拡がる。
最後に、ホトレジスト・パターン８を剥離し、さら−こ
電極アルミ膜７をエツチング除去すること中 ｌこより、第１図（旬に示す如くアルミ配線ｌ上金メッ
キ配線１２を被覆した半導体装置を得ることができる。
電極アルミ膜７をエツチング除去すること中 ｌこより、第１図（旬に示す如くアルミ配線ｌ上金メッ
キ配線１２を被覆した半導体装置を得ることができる。
第２図（ωおよび（ｂ）は本発明の他の実施例を示す部
分工程図である。本実施例によれば、厚い絶縁膜３と電
極アルミ膜７の間に補助電極メタル膜５が介在するよう
スパッタ形成される。この補助電極メタル膜５は金メッ
キに際し補助電極として機能しスルーホール底面からの
金メッキ膜の成長をより一層促進せしめるよう作用する
。
分工程図である。本実施例によれば、厚い絶縁膜３と電
極アルミ膜７の間に補助電極メタル膜５が介在するよう
スパッタ形成される。この補助電極メタル膜５は金メッ
キに際し補助電極として機能しスルーホール底面からの
金メッキ膜の成長をより一層促進せしめるよう作用する
。
以上詳細に説明したように、本発明Ｉこよれば、アルミ
配線を形成した後薄い絶縁膜を成長してまず第１のスル
ーホールをエツチングで開孔し、露出したアルミ配線を
被憶するようにｌ第１および第２のバリアメタル膜をパ
ターン形成してから、これらのバリアメタル膜の縁端部
と重なるように第１のスルーホールよりも少し小さな径
をもつ第２のスルーホールを厚膜絶縁膜に形成する、ス
ルーホールの２段形成工程を備えているので、スルーホ
ールの開口部内におけるバリアメタル膜の段切れを完全
に防ぐことができる。従って、電極アルミ膜をウェット
・エツチングする際、アルミ配線も同時にエツチングさ
れ消失して了うなどの従来法の欠点は完全に解決される
。また、第２のスルーホールを異方性エツチングで開孔
できるので、スルーホールの微細化を図り得る効果を有
する。
配線を形成した後薄い絶縁膜を成長してまず第１のスル
ーホールをエツチングで開孔し、露出したアルミ配線を
被憶するようにｌ第１および第２のバリアメタル膜をパ
ターン形成してから、これらのバリアメタル膜の縁端部
と重なるように第１のスルーホールよりも少し小さな径
をもつ第２のスルーホールを厚膜絶縁膜に形成する、ス
ルーホールの２段形成工程を備えているので、スルーホ
ールの開口部内におけるバリアメタル膜の段切れを完全
に防ぐことができる。従って、電極アルミ膜をウェット
・エツチングする際、アルミ配線も同時にエツチングさ
れ消失して了うなどの従来法の欠点は完全に解決される
。また、第２のスルーホールを異方性エツチングで開孔
できるので、スルーホールの微細化を図り得る効果を有
する。
第１図（ａ）〜（ｈ）は本発明の一実施例を示す工程順
序図、第２図（荀および（均は本発明の他の実施例を示
す部分工程図、第３図（ａ）および（ｂ）はアルミ配線
上に金メッキ配線を形成する場合の従来の前処理工程図
である。 １・・・・・・アルミ配線、２・・・・・・薄い絶縁膜
、３・・・・・・厚い絶縁膜、４ａ・・・・・・第１の
バリアメタル膜、４ｂ”°°゛・第２のツクリアメタル
膜、５・・・・・・補助電極メタル膜、７・・・・・・
電極アルミ膜、８，９．１０゜１１・・・・・・ホトレ
ジスト・パターン、１２・・・・・・金メッキ配線。 代理人 弁理士 内 原 晋 粥ｆ区 どｆ） ζグツ 第１図 と７Ｌノ 茅／図 ひ） とｂノ 婆Ｚ図
序図、第２図（荀および（均は本発明の他の実施例を示
す部分工程図、第３図（ａ）および（ｂ）はアルミ配線
上に金メッキ配線を形成する場合の従来の前処理工程図
である。 １・・・・・・アルミ配線、２・・・・・・薄い絶縁膜
、３・・・・・・厚い絶縁膜、４ａ・・・・・・第１の
バリアメタル膜、４ｂ”°°゛・第２のツクリアメタル
膜、５・・・・・・補助電極メタル膜、７・・・・・・
電極アルミ膜、８，９．１０゜１１・・・・・・ホトレ
ジスト・パターン、１２・・・・・・金メッキ配線。 代理人 弁理士 内 原 晋 粥ｆ区 どｆ） ζグツ 第１図 と７Ｌノ 茅／図 ひ） とｂノ 婆Ｚ図
Claims (1)
- 半導体基板上のアルミ配線上に薄い絶縁膜を成長する
工程と、前記アルミ配線上に第１のスルーホールを開孔
する前記薄い絶縁膜の選択的エッチング工程と、前記第
１のスルーホールの開口部内に露出するアルミ配線上に
バリアメタル膜をパターン形成する工程と、前記第１の
スルーホールを含む基板全面に厚い絶縁膜を成長する工
程と、前記第１のスルーホールよりも小さな径をもつ第
２のスルーホールを前記バリアメタル膜の直上に開孔す
る前記厚い絶縁膜の選択的エッチング工程と、前記第２
のスルーホールの周辺に電極アルミ膜をパターン形成す
る工程と、前記電極アルミ膜を一方の電極としてスルー
ホール開口部内に金メッキ膜を成長せしめる前記アルミ
配線上への金メッキ配線の形成工程とを含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8426488A JPH01255246A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8426488A JPH01255246A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255246A true JPH01255246A (ja) | 1989-10-12 |
Family
ID=13825593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8426488A Pending JPH01255246A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255246A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009015101A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205735A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 半導体装置の製造方法 |
| JPS6072248A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62249455A (ja) * | 1986-04-22 | 1987-10-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1988
- 1988-04-05 JP JP8426488A patent/JPH01255246A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205735A (ja) * | 1983-05-09 | 1984-11-21 | Nec Corp | 半導体装置の製造方法 |
| JPS6072248A (ja) * | 1983-09-28 | 1985-04-24 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62249455A (ja) * | 1986-04-22 | 1987-10-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009015101A (ja) * | 2007-07-06 | 2009-01-22 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01255246A (ja) | 半導体装置の製造方法 | |
| JPH02172261A (ja) | 半導体装置の製造方法 | |
| JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH0479213A (ja) | 半導体装置の製造方法 | |
| JPH01119042A (ja) | 半導体装置の製造方法 | |
| JPS6066452A (ja) | 半導体素子の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH05243729A (ja) | スルーホール配線基板の製造方法 | |
| JPS63287034A (ja) | 半導体装置 | |
| JPH05283537A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPH05308182A (ja) | 膜回路基板の製造方法 | |
| JPH0513587A (ja) | 半導体装置の製造方法 | |
| JPS63164338A (ja) | 半導体装置の製造方法 | |
| JPH01251642A (ja) | 半導体装置の製造方法 | |
| JPS5984550A (ja) | 半導体装置の製法 | |
| JPH0521379A (ja) | 半導体装置の電極形成方法 | |
| JPH03257822A (ja) | 半導体装置の製造方法 | |
| JPH01187945A (ja) | 半導体装置製造の金多層配線方法 |