JPH0481334B2 - - Google Patents

Info

Publication number
JPH0481334B2
JPH0481334B2 JP58074232A JP7423283A JPH0481334B2 JP H0481334 B2 JPH0481334 B2 JP H0481334B2 JP 58074232 A JP58074232 A JP 58074232A JP 7423283 A JP7423283 A JP 7423283A JP H0481334 B2 JPH0481334 B2 JP H0481334B2
Authority
JP
Japan
Prior art keywords
layer
metal
capacitor
semiconductor body
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58074232A
Other languages
English (en)
Other versions
JPS58200566A (ja
Inventor
Keru Joruju
Meusuto Iu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS58200566A publication Critical patent/JPS58200566A/ja
Publication of JPH0481334B2 publication Critical patent/JPH0481334B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/065—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by making at least a portion of the conductive part non-conductive, e.g. by oxidation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体本体の表面に絶縁材料の第一層
を披着し、この絶縁材料上に堆積させた金属層か
ら、該絶縁材料の第一層の接点孔の区域で前記半
導体本体と接触すると共にコンデンサの少なくと
も一方の極板を具える第一導体パターンを形成
し、然る後該コンデンサの他方の極板を具えると
共に、前記絶縁材料の第一層上に堆積させた金属
層から陽極酸化によつて得られた誘電体によつ
て、該金属層から分離された第二導体パターンを
披着して、表面に回路素子と多層配線構造とを備
える半導体本体を有する半導体装置を製造する方
法に関する。
さらに本発明はこの方法により得られた装置に
も関する。
〔従来技術〕
エレクトロニクス分野で適用されるコンデンサ
を半導体デバイスで製造するため、薄膜技術を使
用するのが好適であり、この技術で造られたコン
デンサは拡散接合の容量よりも単位面積当りの容
量が大きくかつ寄生抵抗も小さい。さらに、この
薄膜コンデンサの容量は、反動体接合の場合のよ
うには印加電圧に依存しない。
これらコンデンサに誘電体として使用される絶
縁材料は多くの場合酸化珪素（SiO2）であるが、
それは多くの場合この酸化物が珪素基板からデバ
イスを製造する際に形成されるからである。しか
しながらこの酸化物は誘電率が小さい。
この酸化物を極薄にすると絶縁に障害が生ずる
おそれがあるのでこれを極めて薄くすることは困
難であり、従つてこの誘電体を使用する代わり
に、誘電率の高い他の材料、時に窒化珪素を単独
に、この窒化珪素と酸化珪素とを一緒に用いた
り、又最近においては酸化アルミニウム又は酸化
アルミニウムと酸化珪素の層とを一緒に用いてい
る。
既知方法により、これら誘電体の均質な稠密な
薄い層を得るためには、一般には度々複雑であつ
たり極めて正確な費用の掛かる処理を追加して行
うことが必要となる。そのような場合として酸化
珪素又は窒化珪素の層を得る場合がある。このこ
とが一般に既に堆積されている金属層の表面から
酸化物層を形成するのに陽極酸化を使用する傾向
が増大している理由であり、この陽極酸化では、
電解液中にひたした酸化されるべき金属表面と電
極との間に適当な電圧を印加する。
この方法はコンデンサの誘電体層を第一堆積金
属層で形成出来るので、いわゆる“MOM
（Metal−Oxide−Metal）”コンデンサを製造す
ることに関しては特に重要である。
かかる方法はフランス特許第2138339号からも
公知である。
この方法では使用する金属の性質はもとより陽
極酸化に使用する電解液の組成を選ぶことができ
る。アルミニウム層は陽極酸化する間、例えばシ
ユウ酸やエチレングリコールを含有する電解液と
して使用する所定の溶液によつて、多孔性の酸化
アルミニウム層となる。アルミニウムは電気用の
半導体装置（例えばトランジスタとか集積回路で
の接点を造つたり、集積コンデンサを造つたりす
るために多用される金属であるから、この多孔化
の現象は多くの場合好ましくない。このような現
象が生じた場合には多孔性酸化アルミニウムに前
述のアルミニウムが拡散し、これが短絡を引き起
すおそれがある。
この欠点を除去するため、度々この拡散を防ぐ
金属、例えば、ニツケルから成る保護層を酸化ア
ルミニウム層のいずれの側面に堆積させて披着さ
せている。しかしながら、この方法では追加の工
程段階が必要であるので、工程が複雑かつ高価と
なる。
他方、製造されるべき能動又は受動素子の密度
を考慮すると、各素子間の電気的接続には広範囲
にわたる接点網や相互接続網が必要となり、収容
力からすると、これを絶縁層によつて分離された
並置層の形態（多層構造）で提供出来るにすぎな
い。
〔発明の概要〕
本発明の目的は導体パターンの他の素子及びこ
れらパターン間の電気的接続部又は通路を同時に
接続することに対しコンパチブルな簡単かつ再現
性のある処理によつて、多層構造時に二レベルの
配線を有する多層構造中に集積化すべきMOMコ
ンデンサを製造する方法を提供することにある。
さらに本発明の他の目的は誘電率が高くしかも
金属部（metal places）の性質が電気的接続部
の製造に好適な金属酸化物である誘電体を有する
コンデンサを製造することにある。
本発明は電気伝導度の良い金属を適当な電解溶
液中に浸しこれに外部電圧を作用させこの金属を
陽極酸化させて酸化物を形成することに基づくも
のである。
従つてこの目的の達成を図るため、本発明によ
る方法においては、絶縁材料の第一層に接点窓を
形成した後、半導体本体の全表面上に金属層を堆
積し該金属層をその厚さの一部分にわたり陽極酸
化によつて金属酸化物の絶縁性第二層に変換し、
其の後この金属及び金属酸化物の二重層をフオト
リソグラフイ技術でパターニングし、続いてこの
組立体に絶縁材料の第三層を披着し、該第三層を
前記コンデンサの他方の極板の区域と前記第一及
び第二導体パターン間の接続部の区域とにおい
て、該接続部の区域ではそこに形成されている前
記金属酸化物を除去した状態で、窓を形成し、其
の後の導電材料の層を披着し該層から、前記接続
部の区域において前記第一導体パターンと接触し
かつ陽極酸化によつて成長され誘電体として供す
る金属酸化物の層の一部分によつて前記一方の極
板から分離された前記他方の極板を具える前記第
二導体パターンを、フオトリソグラフイ技術で形
成したことを特徴とする。
この方法によれば多くの利益を奏し得る。先ず
第一に、第二絶縁層を高密度とし得、製造された
コンデンサの特性を改善することが出来及び漏洩
電流の発生するおそれが無い利点がある。第二
に、この方法を実施するために必要な各工程段階
を低温度で実施出来、従つてこれら工程段階はこ
の構造の能動又は受動素子を構成する拡散又は注
入回路素子の物理的及び電気的特性には何ら影響
を及ぼさないという利点がある。
しかしながら主要な利点は、コンデンサのプレ
ートすなわち極板を共通金属層をフオトエツチン
グすることによつて各導体パターンと同時に得る
ことが出来るので、処理工程数を増やすことな
く、多層構造中に当該コンデンサを製造すること
が可能となるという点にある。
半導体本体の表面上に堆積させかつコンデンサ
の極板はもとより第一導体パターンを構成する金
属層をアルミニウムで形成し、稠密の絶縁層を酸
化アルミニウムで形成するのが好ましい。
ここで留意すべきことは、半導体本体の表面に
下層の第一金属層を陽極酸化することによつて得
た誘電体層から形成されこの誘電体層自体を第二
金属層で被覆したMOMコンデンサを製造する
種々の方法が既に知られているということであ
る。このタイプのコンデンサは例えば西ドイツ出
願公開第1920684号に開示されている。この公知
のコンデンサは二つのアルミニウム極板間に囲ま
れた稠密酸化アルミニウム層を備えている。しか
しながら他の既知の方法におけると同様に、そこ
に用いられている方法は本発明の要旨である方法
とは全く相違している。事実上述した公開公報の
記載によれば、コンデンサの製造は半導体本体の
表面上の多層構造中に配線回路網を製造すること
とは無関係として上述した方法の使用を著しく簡
単化しているが、他方、今では多層構造は新しい
集積回路の増大しつつある複雑な特性のコンパチ
ブルな唯一の技術でもある。
他の点については、この公開公報によれば、誘
導体層は下にある金属層を局部的に陽極酸化する
ことによつて得、コンデンサの二つの極板をこの
誘電体層の形成後にエツチングする。
これに対し本発明による方法では、絶縁層陽極
酸化を第一金属層の全表面にわたり行い、この陽
極酸化処理直ちにこの絶縁層及び下にある金属層
をエツチングしてコンデンサ用極板と第一導電パ
ターンとを形成し、其の後に通路（vias）と第二
導電パターンとを形成するものである。
また、本発明は上述した本発明方法によつて造
られた受動素子及び能動素子を備えた半導体装置
に関する。
〔実施例の説明〕
以下、図面につき本発明の実施例を説明する。
尚、第３図において、図を明確にするため、各部
分の寸法を拡大して示してあるがそれぞれの寸法
を釣合を取つて示していない。
第１図〜第３図に示す実施例において、出発材
料を半導体ウエーハ１とし、これに能動及び受動
素子（第１図に示していない）を形成する。この
ウエーハの表面２上に、第一層、例えば酸化珪素
の第一絶縁層３を堆積する。この第一絶縁層３に
孔（又は穴）４を形成する。この孔は能動又は受
動素子との接触用のためのものである。
この絶縁層３の表面及び孔４を第一金属層５を
構成するアルミニウム層で被覆し、この層の表面
を陽極酸化によつて絶縁層第二層すなわち稠密な
酸化アルミニウム層６に変換し、第１図に示すよ
うに酸化アルミニウム層でこの第一金属層５を完
全に被覆する。
この酸化アルミニウム層６を、PH＝1.8の30
ｇ／の酒石酸の水溶液中で所望の厚さに依存し
た電圧で形成する。
この所望の厚さと印加されるべき電圧との比を
約1nm／ｖとする。この実施例ではこの電圧を約
25Vに選ぶ。
次に、このアルミニウム層５を第一導体パター
ン５ａ及びMOMコンデンサ用極板５ｂに分割す
る。この目的のため、層６及びこの第一金属層５
に一個以上の窓７を設け、然る後、第２図に示す
ように、得られた組立体を第三層すなわち絶縁材
料から成る第二絶縁層８で被覆する。
続いて、この層８に所定個数の窓を設け、その
うちの数個の窓９を絶縁層６にも形成し、他の窓
１０ではこの絶縁層６には形成せずにこの層を残
しておく。全表面を、例えば、アルミニウムの第
二金属層で被覆し、この第二金属層に対しフオト
エツチング処理を行つてコンデンサの第二極板１
２を含む第二導電パターン１１を形成する。
これらコンデンサの極板５ｂ及び１２は導体パ
ターン５ａ及び１１と夫々同時に得られる。この
コンデンサは稠密酸化アルミニウム層６によつて
構成される誘電体によつて分離されている二個の
極板５ｂ及び１２を以つて構成する。
第３図に示すように、導体パターン１１の一部
分は孔すなわち窓９を経て導体パターン５ａの一
部分と接触する。
【図面の簡単な説明】
第１図〜第３図は本発明による方法を使用して
得られたMOMコンデンサを具える半導体装置の
製造の各段階を概略的に示す断面図である。 １……半導体ウエーハ、２……（ウエーハの）
表面、３……第一絶縁層、４……孔、５……第一
金属層、５ａ……第一導体パターン、５ｂ……一
方の極板、６……絶縁層、７，９，１０……窓、
８……第二絶縁層、１１……第二導体パターン、
１２……他方の極板。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体本体の表面に絶縁材料の第一層を披着
    し、この絶縁材料上に堆積させた金属層から、該
    絶縁材料の第一層の接点孔の区域で前記半導体本
    体と接触すると共にコンデンサの少なくとも一方
    の極板を具える第一導体パターンを形成し、然る
    後該コンデンサの他方の極板を具える導体パター
    ンであつて、前記絶縁材料の第一層上に堆積させ
    た前記金属層から陽極酸化によつて得られた誘導
    体によつて該金属層から分離された第二導体パタ
    ーンを披着して、表面に回路素子と多層配線構造
    とを備える半導体本体を有する半導体装置を製造
    するに当り、前記絶縁材料の第一層の接点窓を形
    成した後、半導体本体の全表面上に前記金属層を
    堆積し該金属層をその厚さの一部分にわたり陽極
    酸化によつて金属酸化物の絶縁性第二層に変換
    し、其の後この金属及び金属酸化物の二重層をフ
    オトグラフイ技術でパターニングし、続いてこの
    組立体に絶縁材料の第三層を披着し、該第三層
    に、前記コンデンサの他方の極板の区域と前記第
    一及び第二導体パターン間の接続部の区域に窓を
    形成し、該接続部の区域では前記金属酸化物層を
    除去し、其の後導電材料の層を披着し、該層か
    ら、前記接続部の区域において前記第一導体パタ
    ーンと接触しかつ陽極酸化によつて成長された誘
    電体として作用する金属酸化物の層の一部分によ
    つて前記一方の極板から分離された前記他方の極
    板を具える前記第二導体パターンを、フオトリソ
    グラフイ技術で形成したことを特徴とする半導体
    装置の製造方法、 ２ 前記第一及び第二パターンをアルミニウムで
    形成し及び前記誘電体を酸化アルミニウムで構成
    したことを特徴とする特許請求の範囲１記載の半
    導体装置の製造方法。
JP58074232A 1982-04-30 1983-04-28 半導体装置の製造方法 Granted JPS58200566A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8207535 1982-04-30
FR8207535A FR2526225B1 (fr) 1982-04-30 1982-04-30 Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu

Publications (2)

Publication Number Publication Date
JPS58200566A JPS58200566A (ja) 1983-11-22
JPH0481334B2 true JPH0481334B2 (ja) 1992-12-22

Family

ID=9273598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58074232A Granted JPS58200566A (ja) 1982-04-30 1983-04-28 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4481283A (ja)
JP (1) JPS58200566A (ja)
DE (1) DE3314100A1 (ja)
FR (1) FR2526225B1 (ja)
GB (1) GB2119570B (ja)
NL (1) NL8301461A (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
JP2673424B2 (ja) * 1984-02-21 1997-11-05 エンバィアロンメンタル・リサーチ・インスティテュート・オブ・ミシガン 集積回路用サブストレート
FR2575335B1 (fr) * 1984-12-21 1987-06-19 Thomson Csf Element capacitif integre sur une pastille de circuit integre, et procede de realisation de cet element capacitif
US4837520A (en) * 1985-03-29 1989-06-06 Honeywell Inc. Fuse status detection circuit
US4853341A (en) * 1987-03-25 1989-08-01 Mitsubishi Denki Kabushiki Kaisha Process for forming electrodes for semiconductor devices using focused ion beams
GB2208453B (en) * 1987-08-24 1991-11-20 Marconi Electronic Devices Capacitors
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
US5025304A (en) * 1988-11-29 1991-06-18 Mcnc High density semiconductor structure and method of making the same
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
EP0463741B1 (en) * 1990-05-31 1997-07-23 Canon Kabushiki Kaisha Method of manufacturing a semiconductor memory device containing a capacitor
WO1994007266A1 (en) * 1992-09-23 1994-03-31 Massachusetts Institute Of Technology A voltage programmable link having reduced capacitance
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5739049A (en) * 1995-08-21 1998-04-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating semiconductor device having a capacitor and a method of forming metal wiring on a semiconductor substrate
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5631804A (en) * 1995-11-13 1997-05-20 Micron Technology, Inc. Contact fill capacitor having a sidewall that connects the upper and lower surfaces of the dielectric and partially surrounds an insulating layer
US5801916A (en) * 1995-11-13 1998-09-01 Micron Technology, Inc. Pre-patterned contact fill capacitor for dielectric etch protection
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5972788A (en) 1996-05-22 1999-10-26 International Business Machines Corporation Method of making flexible interconnections with dual-metal-dual-stud structure
US6069051A (en) * 1996-06-17 2000-05-30 International Business Machines Corporation Method of producing planar metal-to-metal capacitor for use in integrated circuits
KR100267087B1 (en) * 1997-01-07 2000-10-02 Samsung Electronics Co Ltd Manufacturing method of capacitor device
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
US6048763A (en) 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
US6342681B1 (en) * 1997-10-15 2002-01-29 Avx Corporation Surface mount coupler device
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
US6081021A (en) * 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6090656A (en) 1998-05-08 2000-07-18 Lsi Logic Linear capacitor and process for making same
JP2000003991A (ja) 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
JP3516593B2 (ja) * 1998-09-22 2004-04-05 シャープ株式会社 半導体装置及びその製造方法
US6323078B1 (en) * 1999-10-14 2001-11-27 Agere Systems Guardian Corp. Method of forming metal oxide metal capacitors using multi-step rapid thermal process and a device formed thereby
US6384468B1 (en) 2000-02-07 2002-05-07 International Business Machines Corporation Capacitor and method for forming same
US6452251B1 (en) 2000-03-31 2002-09-17 International Business Machines Corporation Damascene metal capacitor
US6261917B1 (en) * 2000-05-09 2001-07-17 Chartered Semiconductor Manufacturing Ltd. High-K MOM capacitor
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
CN104465629B (zh) * 2013-09-23 2017-06-09 中芯国际集成电路制造(上海)有限公司 无源器件结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB907666A (ja) * 1900-01-01
DE1920684A1 (de) * 1969-04-23 1970-11-05 Siemens Ag Verfahren zum Herstellen von Aluminium-Aluminiumoxid-Metall-Kondensatoren in integrierten Schaltungen
NL7002117A (ja) * 1970-02-14 1971-08-17
FR2138339B1 (ja) * 1971-05-24 1974-08-19 Radiotechnique Compelec
JPS4884579A (ja) * 1972-02-12 1973-11-09
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
JPS5290279A (en) * 1976-01-23 1977-07-29 Nippon Telegr & Teleph Corp <Ntt> Mos memory device
JPS6032357B2 (ja) * 1977-03-04 1985-07-27 松下電器産業株式会社 容量素子の製造方法
JPS54158884A (en) * 1978-06-06 1979-12-15 Oki Electric Ind Co Ltd Manufacture of semiconductor device
DE2912439A1 (de) * 1979-03-29 1980-10-16 Standard Elektrik Lorenz Ag Integrierter halbleiterschaltkreis mit integrierten speicherkapazitaeten
US4261772A (en) * 1979-07-06 1981-04-14 American Microsystems, Inc. Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques
JPS5771162A (en) * 1980-10-22 1982-05-01 Hitachi Ltd Semiconductor device
FR2493045A1 (fr) * 1980-10-23 1982-04-30 Thomson Csf Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication

Also Published As

Publication number Publication date
US4481283A (en) 1984-11-06
GB2119570A (en) 1983-11-16
FR2526225A1 (fr) 1983-11-04
FR2526225B1 (fr) 1985-11-08
JPS58200566A (ja) 1983-11-22
GB8311430D0 (en) 1983-06-02
GB2119570B (en) 1985-09-18
DE3314100A1 (de) 1983-11-03
NL8301461A (nl) 1983-11-16

Similar Documents

Publication Publication Date Title
JPH0481334B2 (ja)
US3988214A (en) Method of fabricating a semiconductor device
US3862017A (en) Method for producing a thin film passive circuit element
US3699011A (en) Method of producing thin film integrated circuits
US4450048A (en) Method of manufacturing capacitors integrated in microelectronic structure
US4001871A (en) Semiconductor device
JPS59104131A (ja) 半導体装置の製造方法
US4890192A (en) Thin film capacitor
JPS583381B2 (ja) 支持基板の片側で大地平面の上下に配線を作る方法
CN100474509C (zh) 具有电容器的集成电路装置及制造方法
US4174562A (en) Process for forming metallic ground grid for integrated circuits
KR19980081598A (ko) 리프트-오프 처리에 의한 백금-금속 패턴 형성 방법
KR20000013840A (ko) 커패시터 및 그의 제조방법
KR100482025B1 (ko) 반도체 소자의 제조방법
JPH0247862A (ja) 半導体集積回路装置
JPS5890755A (ja) 半導体装置
JP2570607B2 (ja) キャパシタの製造方法
JPS59181045A (ja) 半導体装置
KR930001853B1 (ko) 2층 질화막 구조를 이용한 고유전박막 제조방법
KR101190848B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 제조방법
US6586325B2 (en) Process for making an electronic device having a multilevel structure
JPS58105553A (ja) 半導体装置の製造方法
JPH0666313B2 (ja) 半導体装置の製造法
KR20040060490A (ko) 반도체 소자의 제조방법
JPH0418472B2 (ja)