JPH0481963A - システムバス拡張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、コンピュータシステムの主システムバスと拡
張システムバスとを接続するシステムバス拡張装置に関
し、特にそのシステムバス拡張装置における入出力制御
装置の割込制御に関する。

（従来の技術） 多くのコンピュータシステムにおいてシステムバスが採
用されている。システムバスは、中央処理装置、主記憶
装置、入出力制御装置などの異種類の装置を共通に接続
し、装置間のデータ転送を行なうものであり、拡張性、
柔軟性に優れているという特徴がある。

システムバスでは、全ての装置が共通にデータ転送を行
なうために高い転送能力が必要とされている。このため
、一般にはシステムバス長、接続装置数に制限を設けて
電気条件を確保し、高速の転送を可能としている。

この制限を超える数の装置をシステムバスに接続する場
合には、このシステムバスにシステムバス拡張装置を接
続し、バスを階層構成にする。ここに、システムバス拡
張装置とは、システムバス間のデータ転送の中継を行な
うものである。

従って、システムバス拡張装置（以下、５ＢＳＥという
、）は、中央処理装置、主記憶装置、入出力制御装置な
どが接続される主システムバスと、入出力制御装置の増
設を目的として入出力制御装置が接続される拡張システ
ムバスとを接続し、両システムバス間の入出力命令、デ
ータ転送、入出力割込の中継を行なっている。

（発明が解決しようとする課題） 上述したコンピュータシステムにおいて、拡張システム
バスに接続されている入出力制御装置を複数動作させる
場合や、更に主システムバスに接続されている装置を動
作させる場合に、主システムバス上ではデータ転送を含
むあらゆる転送が競合する。そこで、１つの転送がシス
テムバスな占有する間、他の転送では待ち合わせの時間
が発生する。転送の１つに割込処理の転送がある。

従来の割込処理時間を第２図（ａ）、（ｂ）に示す。

主システムバスに接続されている入出力制御装置の割込
処理では、同図（ａ）に示すように中央処理装置（ＣＰ
Ｕという。）から入出力制御装置（以下、ＩＯという。

）に起動をかけ、Ｔ０からＣＰＩＪに応答を返すという
一連の手順がある。この起動から応答までの処理時間を
Ｔ１とする。

次に拡張システムバスに接続されている入出力制御装置
の割込処理時間としては、同図（ｂ）に示すように拡張
システムバス上で主システムバスの割込処理をするのと
同じ時間Ｔ１と、更に主システムバスから拡張システム
バスへの起動を中継するための５ＢＳＨにおける処理時
間Ｔ２と拡張システムバスから主システムバスへの応答
を中継するための５ＢＳＨにおける処理時間Ｔ３が余分
にかかる。つまり主システムバスな占有する時間が拡張
システムバス上の割込処理では主システムバス上での割
込処理に比べ、長くなる（同図（ａ）。

（ｂ）参照）。

このように、拡張システムバス上の割込処理は、主シス
テムバスを長く占有し他の転送を止めることになり、シ
ステムバスの性能に影響を及ぼす。

そこで、本発明の目的は、主システムバス上の転送のう
ち、割込処理による主システムバスの占有時間を短縮し
、システムバスの使用効率を向上させることが可能なシ
ステムバス拡張装置を提供することにある。

（課題を解決するための手段） 本発明は、中央処理装置と主記憶装置と入出力制御装置
が接続される主システムバスと、入出力制御装置の増設
を実現するための拡張システムバスとを接続し、両シス
テムバス間の入出力命令。

データ転送、入出力割込の中継制御を行なうシステムバ
ス拡張装置において、前記拡張システムバスの入出力制
御装置の状態管理情報を記憶し、かつ前記拡張システム
バス上の入出力制御装置から前記中央処理装置への割込
情報を記憶する記憶手段と、前記拡張システムバスから
の割込を前記中央処理装置とは同期をとらずに受信し、
前記記憶手段に格納してある情報に基づいて割込処理を
する制御手段とを備えてなるものである。

（作用） 従って、制御手段は、拡張システムバス上の入出力制御
装置からの割込があると、記憶手段に格納してある情報
（入出力制御装置の状態管理情報）に基づいて割込処理
をする。この場合、制御手段は、中央処理装置からの起
動に対してシステムバス拡張装置の割込処理時間だけで
応答することができる。これにより、拡張システムバス
上の割込処理によって主システムバスが占有される時間
が従来に比べ短縮したため主システムバス上の転送を待
たせることが少なくだり、転送効率を高めることができ
る。

（実施例） 次に本発明について図面を用いて説明する。

第３図は、本発明に係るシステム構成図である。

同図において、システムバス拡張装置（ＳＢＳＥ）　１
には、主システムバス（以下、ＭＳＢという。）２と拡
張システムバス（以下、ＳＳＢという。）３が接続され
る。ＭＳＢ２には、中央処理装置（ＣＰＵ）４と主記憶
装置（以下、ＭＥＭという。）５と入出力制御装置（１
０）６ａ、６ｂが接続される。また、５ＳＢ３には、ｌ
０７ａ。

７ｂが接続される。

第１図は、第３図の５ＢＳＥ　１の一実施例を示す構成
図である。

第１図において、ＭＳＢインタフェース（以下、ＭＳＢ
Ｉという、）８は、ＭＳＢとの割込などの転送のインタ
フェース部であって、このＭＳＢ　Ｉ　８には、マイク
ロプロセッサ（以下、ＭＰＵという。）１２とデータバ
ッファ１０が接続されている。また、ＳＳＢインタフェ
ース（以下、５ＳＢＩという。）９は、ＳＳＢとのデー
タ転送のインタフェース部であって、この５ＳＢＩ９に
は、ＭＰＵ１２とデータバッファ１０が接続されている
。

データバッファ１０は、５ＳＢ３のＩＯからＭＳＢ２の
ＭＥＭ５を読出す際のメモリリードデータバッファと５
ＳＢ３のＩＯからＭＳＢ２のＭＥＭ５へ書込む際のメモ
リライトデータバッファからなり、ＭＳＢＩ８と５ＳＢ
Ｉ９が接続されている。

また、ＭＰＵ１２は、入出力命令と入出力割込の中継の
制御をマイクロプログラムにて行なうものであり、ＭＳ
ＢＩ８と５ＳＢＩ９とローカルメモリ（以下、ＬＭとい
う。）１３と制御メモリ（以下、ＣＭという、）１１が
接続されている。ＬＭ１３は、入出力命令と入出力割込
の中継を行なうための各種制御情報を格納するメモリで
あり、ＭＰＵ１２よりリードライト可能である。ＣＭｌ
ｌは、ＭＰＵ１２にて実行されるマイクロプログラムが
格納されているメモリである。

次に第３図、第１図において、ＣＰＵ４より起動される
入出力動作について第４図を用いて説明する。なお、第
４図はＣＰＵ４−５ＢＳＥＩ　−Ｉ　０７ａ、７ｂ間の
入出力動作プロトコルである。

ＣＰＵ４は、ＩＯ，ここではｌ０７ａに対する入出力命
令を５ＢＳＥ　１に対して送出する。この入出力命令の
情報としては、動作コマンド、転送先メモリアドレス、
転送データ数が含まれる。　５ＢＳＥＩは、入出力命令
を受信すると、ＭＳＢＩ８よりＭＰＵ１２に対して通知
する。

ここでＬＭ１３には、各ＩＯ毎の状態管理情報を格納す
る領域が用意されており、状態として、動作可能状態（
以下、Ａ状態という、）、動作中又は割込待ち状態（以
下、ＢＳＹ状態という、）１割込保留状態（以下、■状
態という。）がある、これらの状態遷移を第５図に示す
。

ＭＰＵ１２は、ＬＭ１３をアクセスして、起動するｌ０
７ａの状態なチ、ニックし、Ａ状態でなければＣＰＵ４
に対して動作不可というステータス応答をする。ＭＰＵ
１２は、起動するｌ０７ａの状態がＡ状態であった場合
には、５ＳＢ３の工０７ａを起動すべく入出力命令をＩ
　０７ａに送出するため、５ＳＢＩ９を起動する。そし
て起動された５ＳＢＩ９は、５ＳＢ３にｌ０７ａを起動
する入出力命令を送出する。ｌ０７ａは、入出力命令を
受信すると、その命令が正常であるか否かの応答を５Ｂ
ＳＥ　１に対して送出する。　５ＢＳＥＩは、ｌ０７ａ
からの応答ステータスを判断して正常であれば、ＬＭ１
３におけるｌ０７ａの状態管理情報格納領域の情報“Ａ
状態”を“ＢＳＹ状態”とする（第５図参照）、また、
５ＢＳＥ　１は、ｌ０７ａからの応答ステータスが異常
であると判断すると、起動不可の原因により、ＬＭ１３
におけるｌ０７ａの状態管理情報格納領域の情報“Ａ状
態”を“工状態”として（第５図参照）、ＣＰＵ４へ割
込を送信する。割込送信の手順は、ＭＰＵ１２からＭＳ
ＢＩ８へ割込送信するように起動し、ＭＳＢＩ８がＣＰ
ｔＪ４へ割込送信する転送をＭＳＢ２に送出する。

次に、起動に対してｌ０７ａの応答ステータスが正常で
あった場合について説明する。

エ０７ａは、受信した入出力命令を解析し、指定された
入出力動作を開始する。そしてその動作が終了すると、
５ＢＳＥ　ｌに対して終結割込を送出する。５ＢＳＥ　
１は、終結割込を受信すると、５ＳＢＩ９がその割込を
認識してＭＰＵ１２へ通知する。

ＭＰＩＪ１２は、５ＳＢ３の割込に対して割込許可を５
ＳＢＩ９を介してｌ０７ａに対して送信し、それに対し
てｌ０７ａより送られるチャネルステータス語を５ＳＢ
Ｉ９を介して受信する（以上、第４図参照）。

ここで、チャネルステータス語とは、第６図に示す形式
であり、チャネルの終了ステータス、ユニットの終了ス
テータス、終了時残りバイト数。

次コマンドアドレス、チャネルステータス詳細情報から
構成されており、起動したコマンドに対しての正常終了
か異常終了かを判断する基準となるものである。

ＭＰＵ１２は、ｌ０７ａより受信したチャネルステータ
ス語をＬＭ１３に格納する。このチャネルステータス語
を格納する領域は、ＬＭ１３内に各工０毎に用意されて
いる。そして、ＭＰＵ１２は、ＬＭ１３内にＩＯ毎に持
っている状態管理情報のうち、ｌ０７ａの状態管理情報
を“Ｉ状態”にして、上述したｌ０７ａからの応答ステ
ータスが異常であった場合と同様にＣＰＵ４へ割込送信
する。

次に、ＭＰＵ１２がＣＰＵ４に割込送信した後の処理に
ついて説明する。

ＣＰＵ４は、５ＢＳＥ　１より割込を受信すると、５Ｂ
ＳＥ　１が５ＳＢ３に対してしたように、ＭＳＢ２に対
して割込許可を送信する。そして、割込許可を受信した
５ＢＳＥ　１では、その割込許可がＭＳＢＩＢからＭＰ
Ｕ１２に通知され、ＭＰＵ１２は、ＬＭ１３よりｌ０７
ａのチャネルステータス語を読出し、ＣＰＵ４へ転送す
るようにＭＳＢ　Ｉ　８を起動し、ＭＳＢＩＢはＭＳＢ
２へそのｌ０７ａのチャネルステータス語を転送する（
以上、第４図参照）。

ＭＰＵ１２は、更にＬＭ１３内のＩ　０７ａの状態管理
情報を“Ａ状態”に変化させる。

このように、ＣＰＵ４からの割込許可に対してのチャネ
ルステータス語を、５ＳＢ３までアクセスしないで、５
ＢＳＥ　１からＣＰＵ４に対して応答するため、応答時
間の短縮ができる（第４図参照）。従って、例えば、ｌ
０６ａ、６ｂがＭＥＭ５間とデータ転送をしている時に
、５ＳＢ３との割込処理によりＭＳＢ２を占有される時
間が短くなるため、データ転送もＭＳＢ２を効率良く使
用することができる。

最後に、いくつかのＩＯからの割込が重なった場合につ
いて説明する。

システムバス上でのＩＯからの割込が、８レベルに分け
られているとする。ここでは、例えば、ｌ０７ａはレベ
ルｌで割込み、ｌ０７ｂはレベル５で割込むとする。各
ＩＯ割込レベルなＣＰＵ４からの入出力命令によって５
ＢＳＥ　１のＬＭ１３内に予め設定しておけば、いくつ
かのＩＯからの割込がかさなった場合でも割込処理が可
能なことである。そのためにシステムバスには割込要求
自体と割込レベルの信号線が用意されている。

いま、５ＢＳＥＩ　（７）（７）ＳＳＢＩ９は、ＩＯか
らレベル１とレベル５の割込を受信したことを認識する
と、その旨をＭＰＵ１２に通知する０割込許可は、各レ
ベル毎に送出するため、優先順位の高い割込から割込許
可を送出する。レベルＯからレベル７の順に優先順位が
高いとすると、ＭＰＵ１２は、先ず優先順位の高いレベ
ル１に対しての割込許可を当該Ｉ　０７ａに送出する。

そして、ＭＰＵ１２は当該ｌ０７ａからチャネルステー
タス語を受信すると、ＬＭ１３の該当箇所に格納してレ
ベル５に対しての割込許可を当該ｌ０７ｂに送出する。

同様にＭＰＵ１２は当該Ｉ　０７ｂからチャネルステー
タス語を受信すると、その情報なＬＭ１３に該当箇所に
格納する。

次に、ＭＰＵ１２は、レベルｌの情報なＬＭ１３に格納
して、ＬＭ１３内の、その状態管理情報を“工状態”に
してＣＰＵ４に対して割込を送出する０次に、ＭＰＵ１
２はレベル５の割込について、そのレベル５の情報なＬ
Ｍ１３に格納してＣＰＵ４に割込を送出しようとするが
、すでにレベル１の割込を送出中であるため割込を保留
する。

ここで、５ＢＳＥ　１は、ＬＭ１３に各割込レベル毎に
割込のキューを持っており、１つの割込な送出中である
と該当するレベルの割込キューに割込保留となるＩＯの
番号を退避させておく、同レベルの割込が２つ以上であ
るときには、ＩＯの番号によりリンクする。

上記キューを使用すると、レベル１の割込を５ＢＳＥ　
１が送出中であるとき、レベル５の割込は、レベル５の
割込キューの先頭にあることになる。

レベル１の割込に対して割込許可があると、ＭＰＵ１２
はレベル１のチャネルステータス語をＬＭ１３から読出
してＣＰＵ４に転送した後に、ＬＭ１３内のｌ０７ａの
状態管理情報を″Ａ状態”にして割込キューをレベル０
から順に探索していく、この場合には、レベル５の割込
キューの先頭のＩ　０７ｂが見つかるので、ｌ０７ｂを
割込キューから外してレベル５の割込なＣＰＵ４に送出
する。以下、前述したレベル１の割込の場合と同様であ
る。

このようなキューを使用すれば、複数レベル、あるいは
同一レベルにおいて、複数のＩＯの割込を保留しても、
割込処理は問題なく制御可能となる。

以上の説明から判かるように、５ＢＳＥ　１にてＩＯの
状態管理情報を持つことにより、５ＳＢ３に接続されて
いるｌ０７ａ、７ｂ、・・・を−元管理することが可能
となった。また、本発明による拡張システムバス上の割
込処理時間は第２図（Ｃ）に示す如くである。従って、
本発明では、ＣＰＵ４からの起動に対して同図（ｂ）・
に示す従来の割込処理の時間Ｔ２．Ｔ３をなくし、５Ｂ
ＳＥ　１の割込処理時間Ｔ１のみの時間で応答が可能と
なった。これにより、拡張システムバス（ＳＳＢ）３上
の割込処理によって主システムバス（ＭＳＢ）２が占有
される時間を従来に比べ短縮させることができたため、
主システムバス（ＭＳＢ）３上の転送を待たせることが
少なくなり、転送効率を高めることができる。

本発明は本実施例に限定されることなく、本発明の要旨
を逸脱しない範囲で種々の応用及び変形が考えられる。

（発明の効果） 上述したように本発明を用いれば、制御手段は、中央処
理装置からの起動に対して、システムバス拡張装置の割
込処理時間だけで応答することができるため、拡張シス
テムバス上の割込処理によって主システムバスが占有さ
れる時間を従来に比べ短縮させることができ、従って主
システムバス上の転送を待たせることが少なくなり転送
効率を高めることができる。また、記憶手段に拡張シス
テムバス上の入出力制御装置の状態管理情報を持つこと
により、拡張システムバスに接続されている入出力制御
装置を一元管理することができるなどの効果を奏する。

【図面の簡単な説明】 第１図は第３図のシステムバス拡張装置の一実施例を示
す構成図、第２図は従来技術と本発明の割込処理時間の
説明図、第３図は本発明に係るシステム構成図、第４図
はＣＰＵ−５ＢＳＥ−Ｉ　０間の入出力動作プロトコル
を示す説明図、第５図は５ＢＳＥ内のＩＯの状態遷移図
、第６図はチャネルステータス語の形式を示す図である
。 １・・・システムバス拡張装置（ＳＢＳＥ）、２・・・
主システムバス（ＭＳＢ）、 ３・・・拡張システムバス（ＳＳＢ）、４・・・中央処
理装置（ＣＰＵ）、 ５・・・主記憶装置（ＭＥＭ）、 ６ａ、６ｂ、７ａ、７ｂ・” 入出力制御装置（１０）、 ８・・・ＭＳＢインタフェース（ＭＳＢり、９・・・Ｓ
ＳＢインタフェース（ＳＳＢＩ）、１２−・・マイクロ
プロセッサ（ＭＰＵ）、１３・・・ローカルメモリ（Ｌ
Ｍ）。 特許出願人　沖電気工業株式会社 応答 本発明による拡張システム！＜ス上の割込処理（ｃ） 従来技術と本発明の割込処理時間 第　　２　　図　（その２） 入出力動作プロＦコル 第４図

Claims (1)

1. 【特許請求の範囲】 １、中央処理装置と主記憶装置と入出力制御装置が接続
   される主システムバスと、入出力制御装置の増設を実現
   するための拡張システムバスとを接続し、両システムバ
   ス間の入出力命令、データ転送、入出力割込の中継制御
   を行なうシステムバス拡張装置において、 前記拡張システムバスの入出力制御装置の状態管理情報
   を記憶し、かつ前記拡張システムバス上の入出力制御装
   置から前記中央処理装置への割込情報を記憶する記憶手
   段と、 前記拡張システムバスからの割込を前記中央処理装置と
   は同期をとらずに受信し、前記記憶手段に格納してある
   情報に基づいて割込処理をする制御手段とを備えたこと
   を特徴とするシステムバス拡張装置。 ２、前記制御手段は、前記拡張システムバス上の複数の
   入出力制御装置から前記中央処理装置への割込が複数重
   なった場合には、前記主システムバスの前記中央処理装
   置に所定の順番に通知するようにし、かつ前記中央処理
   装置への割込通知前の前記入出力制御装置の割込を前記
   記憶手段に保留させておくように構成してなる請求項１
   記載のシステムバス拡張装置。