JPH0482252A - 半導体集積回路実装構造 - Google Patents
半導体集積回路実装構造Info
- Publication number
- JPH0482252A JPH0482252A JP2196471A JP19647190A JPH0482252A JP H0482252 A JPH0482252 A JP H0482252A JP 2196471 A JP2196471 A JP 2196471A JP 19647190 A JP19647190 A JP 19647190A JP H0482252 A JPH0482252 A JP H0482252A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- package substrate
- interconnection layer
- circuit board
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は半導体集積回路実装構造に関し、特に多ピン半
導体集積回路収納用のパッケージを含む実装構造に関す
るものである。
導体集積回路収納用のパッケージを含む実装構造に関す
るものである。
従来技術
従来のこの種のパッケージの実装構造では、信号電位の
基準となるグランド（接地）端子は信号端子と同一形状
となっており、このグランド端子はプリント配線板に対
しては信号端子と同様に半田付は等により接続されてい
る。
基準となるグランド（接地）端子は信号端子と同一形状
となっており、このグランド端子はプリント配線板に対
しては信号端子と同様に半田付は等により接続されてい
る。
第４図はこの様なパッケージ実装構造の一部縦断図面を
示す。半導体集積回路チップ（以下１ｃチツプと称す）
５は絶縁性のパッケージ基板３の−主面に搭載されてい
る。
示す。半導体集積回路チップ（以下１ｃチツプと称す）
５は絶縁性のパッケージ基板３の−主面に搭載されてい
る。
このＩＣチップ５の入出力ピン５１は接続線６を介して
パッケージ内部導体配線パターン４に接続されている。
パッケージ内部導体配線パターン４に接続されている。
この配線パターン４はパッケージ基板３に突出して取付
けられたり一ト線］０に接続されている。
けられたり一ト線］０に接続されている。
このリード線１０はプリント基板９上の表面パッド７に
半田付けにて接続されている。このプリント基板９には
多層構造の配線パターン１１，１２が設けられており、
このプリント基板９の表面に表面パッド７が印刷して配
置されている。
半田付けにて接続されている。このプリント基板９には
多層構造の配線パターン１１，１２が設けられており、
このプリント基板９の表面に表面パッド７が印刷して配
置されている。
この様な従来のＩＣパッケージの実装構造では、収納実
装されるＩＣチップ５の信号端子数が多く多ピン構成に
なると、それに伴って信号電位の基準となるグランド端
子の動作ノイズを抑圧するために、グランド端子も信号
端子数に比例して多数必要となってくる。よって、ＩＣ
パッケージか大型化してプリント配線板上への高密度実
装の妨げになるという欠点かある。
装されるＩＣチップ５の信号端子数が多く多ピン構成に
なると、それに伴って信号電位の基準となるグランド端
子の動作ノイズを抑圧するために、グランド端子も信号
端子数に比例して多数必要となってくる。よって、ＩＣ
パッケージか大型化してプリント配線板上への高密度実
装の妨げになるという欠点かある。
また、パッケージの大型化を抑止すべくクランド端子を
増加させずに、信号端子のみを増大すると、信号端子の
電気的動作によってグランド端子に動作ノイズか重畳し
てしまい、回路動作の信頼性か低下するという欠点があ
る。特に、回路を高速で動作させると、信頼性の低下は
顕著になるという欠点がある。
増加させずに、信号端子のみを増大すると、信号端子の
電気的動作によってグランド端子に動作ノイズか重畳し
てしまい、回路動作の信頼性か低下するという欠点があ
る。特に、回路を高速で動作させると、信頼性の低下は
顕著になるという欠点がある。
発明の目的
本発明の目的は、パッケージの大型化を招く二となくク
ランド端子を実質上増大するようにして、回路の信頼性
の向上を図った半導体集積回路実装構造を提供すること
である。
ランド端子を実質上増大するようにして、回路の信頼性
の向上を図った半導体集積回路実装構造を提供すること
である。
発明の構成
本発明によれば、半導体集積回路チップを搭載した絶縁
性のパッケージ基板と、このパッケージ基板に突出して
取付けられ前記チップの入出力ビンと接続されたリード
線と、前記リート線と接続された表面バッドを有するプ
リント基板とを含む半導体集積回路実装構造であって、
前記絶縁性のパッケージ基板に埋設されこのパッケージ
基板の側面から略一様に突出して設けられた導体からな
るグランド層と、前記グランド層の突出部と前記プリン
ト基板の表面バットのクランドバットとの間を電気的に
接続したグランド接続部材とを含むことを特徴とする半
導体集積回路パッケージが得られる。
性のパッケージ基板と、このパッケージ基板に突出して
取付けられ前記チップの入出力ビンと接続されたリード
線と、前記リート線と接続された表面バッドを有するプ
リント基板とを含む半導体集積回路実装構造であって、
前記絶縁性のパッケージ基板に埋設されこのパッケージ
基板の側面から略一様に突出して設けられた導体からな
るグランド層と、前記グランド層の突出部と前記プリン
ト基板の表面バットのクランドバットとの間を電気的に
接続したグランド接続部材とを含むことを特徴とする半
導体集積回路パッケージが得られる。
実施例
以下に図面を用いて本発明の詳細な説明する。
第１図及び第２図は本発明の実施例の一部縦断面図であ
り、断面を異にした場合のものである。
り、断面を異にした場合のものである。
両図において、第４図と同等部分は同一符号により示し
ている。
ている。
第４図の従来例との差異部分につき述べると、絶縁性の
パッケージ基板３内には略全面に亘ってグランド配線層
１か埋設された状態にある。このグランド配線層１はパ
ッケージ基板３の側面（方形状基板であれば４つの側面
）全てに亘って略一様に突出して埋設され、取付けられ
ているものとする。
パッケージ基板３内には略全面に亘ってグランド配線層
１か埋設された状態にある。このグランド配線層１はパ
ッケージ基板３の側面（方形状基板であれば４つの側面
）全てに亘って略一様に突出して埋設され、取付けられ
ているものとする。
このグランド配線層１の当該突出部分と、プリント基板
９のグランド配線層１２のグランド表面バッド８とはグ
ランド接続部材２により電気的に接続されている。
９のグランド配線層１２のグランド表面バッド８とはグ
ランド接続部材２により電気的に接続されている。
第３図はこのグランド接続部材２を第１，２図の実装構
造から切離した状態を示しており、このグランド接続部
材２がパッケージ基板３の全側面に突出したグランド配
線層１及びグランド表面バッド８に半田付けして固定さ
れる。
造から切離した状態を示しており、このグランド接続部
材２がパッケージ基板３の全側面に突出したグランド配
線層１及びグランド表面バッド８に半田付けして固定さ
れる。
尚、他の構造は第４図の従来例と同一であり、その説明
は省略する。
は省略する。
発明の効果
この様に、パッケージ基板３の外周側面全面に亘りグラ
ンド配線層１を突出させ、この突出部とプリント基板９
のグランド層］２の表面パッド８とを半田付は等により
接続する構成としたので、信号端子が増加してもグラン
ド端子はそれに伴って増加する必要がなく、よって高密
度実装が可能となる。
ンド配線層１を突出させ、この突出部とプリント基板９
のグランド層］２の表面パッド８とを半田付は等により
接続する構成としたので、信号端子が増加してもグラン
ド端子はそれに伴って増加する必要がなく、よって高密
度実装が可能となる。
また、同時に、グランドとの接続面積が増大し、かつ信
号ピンは全てグランドと近接するようになるので、ＩＣ
チップの動作ノイズの影響を受けにく く な る。
号ピンは全てグランドと近接するようになるので、ＩＣ
チップの動作ノイズの影響を受けにく く な る。
第１図及び第２図は本発明の実施例の縦断面を夫々示す
図、第３図は第１．２図のクランド部材を切離して示し
た縦断面図、第４図は従来のＩＣチップ実装構造を示す
縦断面図である。 主要部分の符号の説明 １、］２・・・・・・グランド配線層 ２・・・・・・グランド接続部材 ３・・・・・・パッケージ基板 ５・・・・・・ＩＣチップ ６・・・・・・接続線 ７．８・・・・・・表面パッド １０・・・・・・リード線 ５１・・・・・ＩＣピン 出願人 日本電気株式会社（外１名）
図、第３図は第１．２図のクランド部材を切離して示し
た縦断面図、第４図は従来のＩＣチップ実装構造を示す
縦断面図である。 主要部分の符号の説明 １、］２・・・・・・グランド配線層 ２・・・・・・グランド接続部材 ３・・・・・・パッケージ基板 ５・・・・・・ＩＣチップ ６・・・・・・接続線 ７．８・・・・・・表面パッド １０・・・・・・リード線 ５１・・・・・ＩＣピン 出願人 日本電気株式会社（外１名）
Claims (1)
- （１）半導体集積回路チップを搭載した絶縁性のパッケ
ージ基板と、このパッケージ基板に突出して取付けられ
前記チップの入出力ピンと接続されたリード線と、前記
リード線と接続された表面パッドを有するプリント基板
とを含む半導体集積回路実装構造であって、前記絶縁性
のパッケージ基板に埋設されこのパッケージ基板の側面
から略一様に突出して設けられた導体からなるグランド
層と、前記グランド層の突出部と前記プリント基板の表
面パッドのグランドパッドとの間を電気的に接続したグ
ランド接続部材とを含むことを特徴とする半導体集積回
路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196471A JP2919010B2 (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2196471A JP2919010B2 (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0482252A true JPH0482252A (ja) | 1992-03-16 |
| JP2919010B2 JP2919010B2 (ja) | 1999-07-12 |
Family
ID=16358358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2196471A Expired - Fee Related JP2919010B2 (ja) | 1990-07-25 | 1990-07-25 | 半導体集積回路実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919010B2 (ja) |
-
1990
- 1990-07-25 JP JP2196471A patent/JP2919010B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2919010B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05335695A (ja) | シングルインラインモジュール | |
| US5184284A (en) | Method and apparatus for implementing engineering changes for integrated circuit module | |
| JP2758787B2 (ja) | 電子部品の実装構造 | |
| US6888227B2 (en) | Apparatus for routing signals | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| JPH0482252A (ja) | 半導体集積回路実装構造 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| JPH0715106A (ja) | プリント基板 | |
| US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards | |
| JP2010118592A (ja) | 半導体装置 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JPH0696815A (ja) | コネクタ | |
| JPH053402A (ja) | 混成集積回路装置 | |
| JP2766164B2 (ja) | 半導体パッケージとその接続構造 | |
| JP3701242B2 (ja) | 接続システム | |
| JPH0555719A (ja) | 回路基板装置 | |
| JPH0632396B2 (ja) | 電子回路 | |
| JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
| JP2001223114A (ja) | ノイズ除去ユニット | |
| JPH03104246A (ja) | 半導体装置 | |
| JP2629642B2 (ja) | 改造用印刷配線基板 | |
| JPS6240460Y2 (ja) | ||
| JPH11260959A (ja) | 半導体パッケージ | |
| JPH08167818A (ja) | 高周波装置 | |
| JPH02260689A (ja) | プリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |