JPH04825A - 超高速分離回路方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 送信側で低速の各データ毎に、フレーム同期信号の挿入
、チャンネル識別番号の挿入及びＢＳＩ化を行った後、
超高速多重化処理を行って送信し、受信側では超高速で
多重化されているデータを低速データに分離する超高速
分離回路方式に関し、送信する低速チャンネルに歯抜け
があっても、正常に多重、分離を行うことのできる超高
速分離回路方式を提供することを目的とし、 受信した多重データをシリアル／パラレル変換部で、低
速データに分離してシフトレジスタ部に入力し、その出
力する低速データを同期検出部に入力し、同期積出を行
い、同期がとれないときには、所定タイミングでシフト
されるデータの同期検出を順次行い、同期がとれたとき
にシフトレジスタ部のシフトを停止させるとともに、同
期がとれた該低速データのチャンネル識別番号により、
制御部でマトリックス部を制御し、各低速データを指定
の低速チャンネルに接続し出力するように構成する。

〔産業上の利用分野］ 本発明は、送信側で低速の各データ毎に、フレーム同期
信号の挿入、チャンネル識別番号（以下ＣＨＩＤと称す
る）の挿入及びＢＳＩ化を行った後、超高速多重化処理
を行って送信し、受信側では超高速で多重化されている
データを低速データに分離する超高速分離回路方式に関
する。

第３図はディジタル多重通信システムを説明する図であ
り、送信側ではチャンネル（以下ＣＨと称する）１から
ＣＨｎの低速データを超高速多重装置１で多重し伝送路
に送出する。

超高速分離装置２では、伝送路より入力したデータをｎ
ＣＨの低速データに分離し、低速ＣＨ１〜ＣＨｎに出力
することによりそれぞれ対応するＣＨＩ同志、〜ＣＨｎ
同志が通信を行うものである。

このようなディジタル多重の超高速通信においては、低
速データはさらに低次群のデータを多重しており、低速
データの中に低次群のデータを多重、分離するためのフ
レーム同期信号を有している。

かかる、低速データを多重化した後でフレーム同期信号
を挿入すると、その分データ量が増加することになる。

したがって、データ量を増加させないために、多重化し
た後ではフレーム同期信号の挿入は行わず、またフレー
ム同期信号を再生するためのＢＳＩ　化　（Ｂｉｔ　　
　　５ｅｑｕｅｎｃｅ　　　　Ｉｎｄｅｐｅｎｄｅｎｃ
ｅ　　化）も低速データのみで行う方式が広く採用され
てきている。

かかるディジタル多重通信システムにおいて使用される
超高速分離回路は、送信チャンネルに歯抜けがあっても
、正常に分離後の低速データの同期をとることができる
ことが必要である。

〔従来の技術］ 第４図は従来例を説明するブロック図を示す。

第４図に示す従来例の超高速分離装置２Ｂは受信したデ
ィジタル多重データを低速データに分離するシリアル／
パラレル変換部工０と、シリアル／パラレル変換部１０
より出力するＣＨｌに相当する低速データの同期を検出
し、そのＣＨＩＤを検出する同期検出部３０と、同期検
出部３０がＣＨＩに相当する低速データの同期検出した
ときに、そのＣＨＩＤを検出し、それぞれの低速データ
が、その番号に対応する低速チャンネルＲ１〜Ｒｎに出
力するよう制御信号を出力する制御部４０と、 制御部４０の出力する制御信号により、シリアル／パラ
レル変換手段１０が出力する低速データを指定の低速チ
ャンネルＲ１〜Ｒｎに接続するマトリックス部５０と、 低速データを出力する低速チャンネルＲ１〜Ｒｎより構
成した例である。

上述の構成においては、同期検出部３０は、シリアル／
パラレル変換部１０より出力される低速データのＣＨＩ
に相当する低速データの同期をとる。この同期がとれた
低速データのＣＨＩＤを検出して、それぞれの低速デー
タが、その番号に対応する低速チャンネルＲ１〜Ｒｎに
出力するよう制御部４０でマトリックス部５０を制御す
る。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

〔発明が解決しようとする課題〕

上述の第４図に示す従来例においては、ＣＨＩに相当す
る低速データで同期をとるが、最初に同期検出部３０に
入力される低速データは、何が来るかは決まっていない
。

したがって、実装に歯抜けがあっても実装されているチ
ャンネルの低速データが同期検出部５０に入力されたと
きには同期を検出できるが、実装でいないチャンネルの
低速データが同期検出部５０に入力されたときには、同
期検出部５０はこの低速データにより同期をとろうとす
るが、同期信号が含まれていないためいつまでたっても
同期がとれないことになる。

本発明は、送信する低速チャンネルに歯抜けがあっても
、正常に多重、分離を行うことのできる超高速分離回路
方式を提供することを目的とする。

速データに分離するシリアル／パラレル変換部であり、
２０はシリアル／パラレル変換部１０の出力する低速デ
ータを同期が確立する迄の間シフトするシフトレジスタ
部である。

また、３０はシフトレジスタ部２０の出力する低速デー
タで同期をとる同期検出部であり、４０は同期検出部３
０で同期検出したときに、同期検出した低速データのＣ
ＨＩＤを識別し、ＣＨＩＤに対応する低速ＣＨＲ１〜Ｒ
ｎに出力する制御信号を出力する制御部であり、５０は
制御部４０の出力する制御信号により、シフトレジスタ
部２０が出力する低速データを指定の低速チャンネルＲ
１〜Ｒｎに接続するマトリックス部であり、受信した多
重データをシリアル／パラレル変換部１０で分離した低
速データをシフトレジスタ部２０に入力し、その出力を
同期検出部３０に入力し同期をとり、同期がとれないと
きには、所定タイミングでシフトされるデータの同期検
出を順次行い、同期がとれたときに、シフトレジスタ部
２０のシフトを停止させるとともに、同期がとれた該低
速データのＣＨＩＤにより、制御部４０で、マトリック
ス部５０の接続を制御し、各低速データを指定の低速チ
ャンネルＲ１〜Ｒｎに接続し出力することにより本課題
を解決するための手段とする。

〔作　用〕

受信した多重データをシリアル／パラレル変換部１０で
低速データに分離し、シフトレジスタ部２０を経由して
同期検出部３０に入力し、同期を検出する。

最初に同期検出部３０に入力した低速データで同期検出
ができないときは、同期検出部３０に入力する低速デー
タをシフトレジスタ部２０で１ビツトずつシフトしてゆ
き、任意の低速データで同期を検出する。

同期がとれたときに、同期検出部３０はシフトレジスタ
部２０にシフト停止信号を送出し、シフトを停止させる
とともに、その低速データのＣＨＩＤを見て、対応する
低速チャンネルに出力するように制御部４０で、マトリ
ックス部５０の接続をを制御し、各低速データを指定の
低速チャンネルＲ１〜Ｒｎに接続し出力することにより
、各低速データの分離を正常に行うこ゛とが可能となる
。

〔実施例〕

以下本発明の要旨を第２図に示す実施例により具体的に
説明する。

第２図は本発明の詳細な説明するブロック図を示す。

第２図に示す本発明の実施例は、１６ＣＨの超高速多重
袋Ｗ１、超高速分離装置２Ａの例である。

超高速多重装置１には、低速チャンネルＳ２、Ｓ５．３
１０が接続されており、 超高速分離装置２Ａは、シリアル／パラレル変換部１０
、シフトレジスタ部２０、同期検出部３０、制御部４０
及び、マトリックス部５０より構成され、低速チャンネ
ルＲ２、Ｒ５、Ｒ１０が接続されている。

上述の構成において、ＣＨ２、ＣＨ５、ＣＨＩＯの低速
データは１６：１に多重後、伝送路に送出される。

超高速分離装置２Ａでは、伝送路よりの多重データを受
信し、１：１６にシリアル／パラレル変換部１０で分離
し、シフトレジスタ部２０に入力する。

同期検出部３０は、入力されるＣＨＩ相当の低速データ
で同期を検出し、同期検出ができないときには、シフト
レジスタ部２０で同期検出できるまで１ビツトずつのシ
フトを行い、任意のＣＨで同期検出を行う。

例えば、最初にＣＨ３の低速データが同期検出部３０に
入力されたとすると、ＣＨ３は実装されていないので、
同期がとれない。そこで、シフトレジスタ部２０は１ビ
ツトシフトし、ＣＨ４の低速データを同期検出部３０に
入力する。ここでもＣＨ４は実装されていないので同期
がとれず、シフトレジスタ部２０は更に１ビツトシフト
し、ＣＨ５の低速データを同期検出部３０に入力する。

ＣＨ５は実装されているので、ＣＨ５で同期検出が可能
となり、同期確立したとする。

同期確立すると、同期検出部３０はシフトレジスタ部２
０にシフト停止信号を送出しシフトを停止させるととも
に、制御部４０は、同期検出できた低速データのＣＨＩ
ＤがＣＨ５であったことをマトリックス部５０に指示し
、それぞれの低速データを４ＣＨずらして接続すること
により、低速データが指定の低速チャンネルＲ２、Ｒ５
、Ｒ１０に出力することができる。

図中、低速チャンネルＳ２、Ｓ５．３１０、Ｒ２、Ｒ５
、ＲＩＯに入出力している複数の矢印は、低速データが
更に低次群の複数のデータからなっていることを示す。

また、同期検出部３０は同期の保護機能も有しており、
同期外れが生じたときには、再度任意のチャンネルで同
期検出を行い、上述の手順で超高速多重データの分離を
行い低速データとして出力する。

同期の保護機能は公知の技術であるのでここでは説明し
ない。

また、マトリックス部５０による接続操作をビットシフ
ト操作で行うことも可能であることは勿論である。

以上のように構成することにより、送信チャンネルに歯
抜けがあっても、正常に分離した後の低速データの同期
をとることが可能となる。

〔発明の効果］ 以上のような本発明によれば、送信チャンネルに歯抜け
があっても、任意のチャンネルで同期検出を行い、同期
検出できたチャンネルのＣＨＩＤを基準として、低速デ
ータを指定の低速チャンネルに正しく出力する超高速分
離回路方式を提供することができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図はディジタ
ル多重通信システムを説明する図、 第４図は従来例を説明するブロック図、をそれぞれ示す
。 図において、 ■は超高速多重装置、 ２．２Ａ、２Ｂは超高速分離装置、 １０はシリアル／パラレル変換部、 ２０はシフトレジスタ部、 ３０は同期検出部、 ４０は制御部、 ５０はマトリックス部、 Ｓ１〜Ｓｎ、Ｒ１〜Ｒｎは低速チャンネル、をそれぞれ
示す。 ディノタル多重通信ソステムを説明する間第３図 本発明の詳細な説明するブロック図 第２図 従未伸１を説明するブロック図 第４図

Claims (1)

1. 【特許請求の範囲】 送信側で低速の各データ毎に、フレーム同期信号の挿入
   、チャンネル識別番号の挿入及びＢＳＩ化（零符号の連
   続を抑圧する）を行った後、超高速多重化処理を行って
   送信し、受信側では超高速で多重化されているされてい
   るデータを低速データに分離する超高速多重分離回路に
   おいて、受信した多重データを低速データに分離するシ
   リアル／パラレル変換部（１０）と、 前記シリアル／パラレル変換部（１０）の出力する低速
   データを同期が確立する迄の間シフトするシフトレジス
   タ部（２０）と、 前記シフトレジスタ部（２０）の出力する低速データの
   １つで同期をとる同期検出部（３０）と、前記同期検出
   部（３０）で同期検出したときに、同期検出した低速デ
   ータのチャンネル識別番号を識別し、チャンネル識別番
   号に対応する低速チャンネル（Ｒ１〜Ｒｎ）に出力する
   制御信号を出力する制御部（４０）と、 前記制御部（４０）の出力する制御信号により、前記シ
   フトレジスタ部（２０）が出力する低速データを指定の
   低速チャンネル（Ｒ１〜Ｒｎ）に接続するマトリックス
   部（５０）とを備え、受信した多重データを前記シリア
   ル／パラレル変換部（１０）で、低速データに分離して
   前記シフトレジスタ部（２０）に入力し、その出力する
   低速データを前記同期検出部（３０）に入力し、同期検
   出を行い、同期がとれないときには、所定タイミングで
   シフトされるデータの同期検出を順次行い、同期がとれ
   たときに前記シフトレジスタ部（２０）のシフトを停止
   させるとともに、同期がとれた該低速データのチャンネ
   ル識別番号により、前記制御部（４０）で前記マトリッ
   クス部（５０）を制御し、各低速データを指定の低速チ
   ャンネル（Ｒ１〜Ｒｎ）に接続し出力することを特徴と
   する超高速分離回路方式。