JPH0484515A - ジョセフソン素子駆動回路 - Google Patents
ジョセフソン素子駆動回路Info
- Publication number
- JPH0484515A JPH0484515A JP19965090A JP19965090A JPH0484515A JP H0484515 A JPH0484515 A JP H0484515A JP 19965090 A JP19965090 A JP 19965090A JP 19965090 A JP19965090 A JP 19965090A JP H0484515 A JPH0484515 A JP H0484515A
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- circuit
- signal
- state
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ジョセフソン素子駆動回路に関し、特に超伝
導記憶集積回路のワード線及びビット線などの被駆動線
路に電流を注入しかつ任意に電流の方向を反転させるジ
ョセフソン素子駆動回路に関する。
導記憶集積回路のワード線及びビット線などの被駆動線
路に電流を注入しかつ任意に電流の方向を反転させるジ
ョセフソン素子駆動回路に関する。
二つの超伝導体を、数ｎｍ程度の薄い絶縁膜をはさんで
、弱く結合させて極低温にすると、結合部に臨界電流以
下の電流を流しても電圧を発生しないが、臨界電流以上
にすると、電圧を発生する。
、弱く結合させて極低温にすると、結合部に臨界電流以
下の電流を流しても電圧を発生しないが、臨界電流以上
にすると、電圧を発生する。
このような超伝導状態と電圧状態間のスイッチングを利
用する素子をジョセフソン素子（Ｊｏｓｅｐｈｓｏｎｄ
ｅｖｉｃｅ）と呼ぶ。ジョセフソン素子の特徴は、スイ
ッチングが数ｐｓと超高速であり、発生電圧が数ｍＶと
小さいため、電圧状態で消費する電力が１μＷ程度の微
小電力になることである。
用する素子をジョセフソン素子（Ｊｏｓｅｐｈｓｏｎｄ
ｅｖｉｃｅ）と呼ぶ。ジョセフソン素子の特徴は、スイ
ッチングが数ｐｓと超高速であり、発生電圧が数ｍＶと
小さいため、電圧状態で消費する電力が１μＷ程度の微
小電力になることである。
第２図は従来のジョセフソン素子駆動回路の一例のブロ
ック図である。
ック図である。
第２図の従来例は、４個の磁界結合型ジョセフソンゲー
ト回路Ｇｌ、Ｇ２．Ｇ３．Ｇ４と３個の抵抗Ｒ１，Ｒ２
，Ｒ３とメモリセルアレイ４のワード線またはビット線
などの被駆動線路３とを有して構成され、バイアス入力
端Ｂ１及びＢ２かうバイアス電流を供給した状態で、信
号入力端Ｓ１に信号を入力すると磁界結合型ジョセフソ
ンゲート回路Ｇｌ、Ｇ３が超伝導状態から電圧状態に変
化しくスイッチ）し、バイアス電流は被駆動線路３に注
入される。被駆動線路３に流れたバイアス電流は、磁界
結合型ジョセフソンゲート回路Ｇ４を通って接地に流れ
込む。この動作により被駆動線路３に時計回り方向に出
力電流を発生させることができる。
ト回路Ｇｌ、Ｇ２．Ｇ３．Ｇ４と３個の抵抗Ｒ１，Ｒ２
，Ｒ３とメモリセルアレイ４のワード線またはビット線
などの被駆動線路３とを有して構成され、バイアス入力
端Ｂ１及びＢ２かうバイアス電流を供給した状態で、信
号入力端Ｓ１に信号を入力すると磁界結合型ジョセフソ
ンゲート回路Ｇｌ、Ｇ３が超伝導状態から電圧状態に変
化しくスイッチ）し、バイアス電流は被駆動線路３に注
入される。被駆動線路３に流れたバイアス電流は、磁界
結合型ジョセフソンゲート回路Ｇ４を通って接地に流れ
込む。この動作により被駆動線路３に時計回り方向に出
力電流を発生させることができる。
一方、信号入力端Ｓ２に信号を入力すると磁界結合型ジ
ョセフソンゲート回路Ｇ２．Ｇ４が超伝導状態から電圧
状態に変化し、バイアス電流は被駆動線路３のリターン
ライン５に注入される。被駆動線路３に流れたバイアス
電流は、磁界結合型ジョセフソンゲート回路Ｇ３を通っ
て接地に流れ込む。この動作により被駆動線路３に反時
計回り方向に出力電流を発生させることができる。
ョセフソンゲート回路Ｇ２．Ｇ４が超伝導状態から電圧
状態に変化し、バイアス電流は被駆動線路３のリターン
ライン５に注入される。被駆動線路３に流れたバイアス
電流は、磁界結合型ジョセフソンゲート回路Ｇ３を通っ
て接地に流れ込む。この動作により被駆動線路３に反時
計回り方向に出力電流を発生させることができる。
上述したジョセフソン素子駆動回路において、磁界結合
型ジョセフソンゲート回路は２接合５ＱＵＩＤゲートを
用いているため、入力信号を注入するための制御配線と
５ＱＵＩＤループとの磁界結合のための領域を得るため
に素子の面積が大きくなり大規模な集積化が困難である
という問題点があった。
型ジョセフソンゲート回路は２接合５ＱＵＩＤゲートを
用いているため、入力信号を注入するための制御配線と
５ＱＵＩＤループとの磁界結合のための領域を得るため
に素子の面積が大きくなり大規模な集積化が困難である
という問題点があった。
本発明のジョセフソン素子駆動回路は、信号が入力され
た超伝導状態のジョセフソン接合部に臨界電流以上のバ
イアス電流が印加されたとき前記信号を負荷抵抗に出力
する第１の直接結合型ジョセフソンゲート回路と、前記
負荷抵抗からの信号が入力された超伝導状態のジョセフ
ソン接合部に前記バイアス電流が印加されたとき被駆動
線路に前記信号を出力する第２の直接結合型ジョセフソ
ンゲート回路とを有する第１ヒ第２の駆動電圧発生回路
と、この第ｉｔ第２の駆動電圧発生回路により前記被駆
動線路に出力する前記信号の極性を切替える手段とを有
する。
た超伝導状態のジョセフソン接合部に臨界電流以上のバ
イアス電流が印加されたとき前記信号を負荷抵抗に出力
する第１の直接結合型ジョセフソンゲート回路と、前記
負荷抵抗からの信号が入力された超伝導状態のジョセフ
ソン接合部に前記バイアス電流が印加されたとき被駆動
線路に前記信号を出力する第２の直接結合型ジョセフソ
ンゲート回路とを有する第１ヒ第２の駆動電圧発生回路
と、この第ｉｔ第２の駆動電圧発生回路により前記被駆
動線路に出力する前記信号の極性を切替える手段とを有
する。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例のブロック図である。
第１図に示す本実施例は、１対の第１と第２の駆動電圧
発生回路１，２と、メモリセルアレイ４からなる被駆動
線路３と、メモリセルアレイ４のリターンライン５と抵
抗Ｒとを有して構成され、第１の駆動電圧発生回路１の
出力端０１．！：抵抗Ｒの一端に被駆動線路３が接続さ
れ、抵抗Ｒの他端と第２の駆動電圧発生回路２の出力端
０２にリターンライン５が接続される。第１と第２の駆
動電圧発生回路１，２は、同一の回路構成を有している
ので、以下、第一の駆動電圧発生回路を例として説明す
る。第１の駆動電圧発生回路１は、２個のジョセフソン
接合Ｊｌｌ、Ｊ１２からなる第１の直接接合型ジョセフ
ソンゲート回路０１１と、２個のジョセフソン接合Ｊ１
３．Ｊ１４からなる第２の直接結合型ジョセフソンゲー
ト回路Ｇ１．２と、第１の抵抗Ｒ１１と、第２の抵抗Ｒ
１２ｋ、第３の抵抗Ｒ１３と、不可抵抗’Ｒ１４とで構
成される。第１の直接結合型ジョセフソンゲート回路Ｇ
ｌｌの出力端０１１に不可抵抗Ｒ１４を介して第２の直
接結合型ジョセフソンゲート回路Ｇ１２のバイアス入力
端Ｂ１２が接続され、信号入力端Ｓ１に第１の抵抗Ｒ１
１を介して第１の直接接合型ジョセフソンゲート回路Ｇ
ｌｌの信号入力端Ｓ１１が接続され、第１の直接接合型
ジョセフソンゲート回路Ｇｌｌの信号入力端Ｓｌｌに第
２の抵抗Ｒ１２を介して第２の直接結合型ジョセフソン
ゲート回路Ｇ１２の信号入力端８１２が接続され、第２
の直接結合型ジョセフソンゲート回路Ｇ１．２の信号入
力端Ｓ１２と接地間に第３の抵抗１１３が接続され、第
２の直接結合型ジョセフソンゲ−１・回路Ｇ１２の出力
端０１２が第１の駆動電圧発生回路１の出力端０１に接
続されている。
発生回路１，２と、メモリセルアレイ４からなる被駆動
線路３と、メモリセルアレイ４のリターンライン５と抵
抗Ｒとを有して構成され、第１の駆動電圧発生回路１の
出力端０１．！：抵抗Ｒの一端に被駆動線路３が接続さ
れ、抵抗Ｒの他端と第２の駆動電圧発生回路２の出力端
０２にリターンライン５が接続される。第１と第２の駆
動電圧発生回路１，２は、同一の回路構成を有している
ので、以下、第一の駆動電圧発生回路を例として説明す
る。第１の駆動電圧発生回路１は、２個のジョセフソン
接合Ｊｌｌ、Ｊ１２からなる第１の直接接合型ジョセフ
ソンゲート回路０１１と、２個のジョセフソン接合Ｊ１
３．Ｊ１４からなる第２の直接結合型ジョセフソンゲー
ト回路Ｇ１．２と、第１の抵抗Ｒ１１と、第２の抵抗Ｒ
１２ｋ、第３の抵抗Ｒ１３と、不可抵抗’Ｒ１４とで構
成される。第１の直接結合型ジョセフソンゲート回路Ｇ
ｌｌの出力端０１１に不可抵抗Ｒ１４を介して第２の直
接結合型ジョセフソンゲート回路Ｇ１２のバイアス入力
端Ｂ１２が接続され、信号入力端Ｓ１に第１の抵抗Ｒ１
１を介して第１の直接接合型ジョセフソンゲート回路Ｇ
ｌｌの信号入力端Ｓ１１が接続され、第１の直接接合型
ジョセフソンゲート回路Ｇｌｌの信号入力端Ｓｌｌに第
２の抵抗Ｒ１２を介して第２の直接結合型ジョセフソン
ゲート回路Ｇ１２の信号入力端８１２が接続され、第２
の直接結合型ジョセフソンゲート回路Ｇ１．２の信号入
力端Ｓ１２と接地間に第３の抵抗１１３が接続され、第
２の直接結合型ジョセフソンゲ−１・回路Ｇ１２の出力
端０１２が第１の駆動電圧発生回路１の出力端０１に接
続されている。
次に動作について説明する。
バイアス入力端Ｂｌ、Ｂ２から臨界電流以上のバイアス
電流を供給した状態で、信号入力端Ｓ１に信号を入力す
ると、第１の直接結合型ジョセフソンゲート回路Ｇｌｌ
のジョセフソン接合Ｊ１１゜、Ｔ １２が順次に超伝導
状態から電圧状態に変化し、バイアス電流は不可抵抗’
Ｒ１４を通して第２の直接結合型ジョセフソンゲート回
路Ｇ１２のジョセフソン接合Ｊ１３に流れ、入力電流は
第２の抵抗Ｒ１２とジョセフソン接合Ｊ１４を通ってジ
ョセフソン接合Ｊ１３に注入されるため、ジョセフソン
接合Ｊ１３．Ｊ１４が順次電圧状態に変化し、バイアス
電流は被駆動線路３に注入される。この時、入力信号電
流は、ジョセフソン接合Ｊ１４が電圧状態に変化した時
点で第３の抵抗Ｒ１３を通して接地に流れるため、バイ
アス電流との入出力分離が削られている。被駆動線路３
に流れたバイアス電流は、抵抗Ｒ，リターンライン５を
介して第２の駆動電圧発生回路２のジョセフソン接合Ｊ
２３を通って接地に流れ込む。
電流を供給した状態で、信号入力端Ｓ１に信号を入力す
ると、第１の直接結合型ジョセフソンゲート回路Ｇｌｌ
のジョセフソン接合Ｊ１１゜、Ｔ １２が順次に超伝導
状態から電圧状態に変化し、バイアス電流は不可抵抗’
Ｒ１４を通して第２の直接結合型ジョセフソンゲート回
路Ｇ１２のジョセフソン接合Ｊ１３に流れ、入力電流は
第２の抵抗Ｒ１２とジョセフソン接合Ｊ１４を通ってジ
ョセフソン接合Ｊ１３に注入されるため、ジョセフソン
接合Ｊ１３．Ｊ１４が順次電圧状態に変化し、バイアス
電流は被駆動線路３に注入される。この時、入力信号電
流は、ジョセフソン接合Ｊ１４が電圧状態に変化した時
点で第３の抵抗Ｒ１３を通して接地に流れるため、バイ
アス電流との入出力分離が削られている。被駆動線路３
に流れたバイアス電流は、抵抗Ｒ，リターンライン５を
介して第２の駆動電圧発生回路２のジョセフソン接合Ｊ
２３を通って接地に流れ込む。
また、信号入力端Ｓ２に信号を入力すると、第１の直接
結合型ジョセフソンゲート回路Ｇ２１のジョセフソン接
合Ｊ２１．Ｊ２２が順次超伝導状態から電圧状態に変化
し、バイアス電流は負荷抵抗Ｒ２４を通して第２の直接
結合型ジョセフソンゲート回路Ｇ２２のジョセフソン接
合Ｊ２３に流れ、入力電流は第２の抵抗Ｒ２２とジョセ
フソン接合Ｊ２４を通ってジョセフソン接合Ｊ２３に注
入されるため、ジョセフソン接合Ｊ２３．Ｊ２４が順次
電圧状態に変化し、バイアス電流はリターンライン５に
注入される。この時、入力信号電流は、ジョセフソン接
合Ｊ２４が電圧状態に変化した時点で第３の抵抗Ｒ２３
を通して接地に流れるため、バイアス電流との入出力分
離が計られている。リターンライン５に流れたバイアス
電流は、被駆動線路３を介して第１の駆動電圧発生回路
１のジョセフソン接合Ｊ１３を通って接地に流れ込む。
結合型ジョセフソンゲート回路Ｇ２１のジョセフソン接
合Ｊ２１．Ｊ２２が順次超伝導状態から電圧状態に変化
し、バイアス電流は負荷抵抗Ｒ２４を通して第２の直接
結合型ジョセフソンゲート回路Ｇ２２のジョセフソン接
合Ｊ２３に流れ、入力電流は第２の抵抗Ｒ２２とジョセ
フソン接合Ｊ２４を通ってジョセフソン接合Ｊ２３に注
入されるため、ジョセフソン接合Ｊ２３．Ｊ２４が順次
電圧状態に変化し、バイアス電流はリターンライン５に
注入される。この時、入力信号電流は、ジョセフソン接
合Ｊ２４が電圧状態に変化した時点で第３の抵抗Ｒ２３
を通して接地に流れるため、バイアス電流との入出力分
離が計られている。リターンライン５に流れたバイアス
電流は、被駆動線路３を介して第１の駆動電圧発生回路
１のジョセフソン接合Ｊ１３を通って接地に流れ込む。
以上の動作により被駆動線路３に反時計回り方向に出力
電流を発生させることができる。
電流を発生させることができる。
なお、本実施例の回路に広い動作マージンを持たせるた
めには、例えば以下のように回路定数を決定すればよい
。
めには、例えば以下のように回路定数を決定すればよい
。
１１＝Ｉ３．Ｉ２＜ＩＩ、Ｉ４＜Ｉ３．Ｉ２＜１４Ｒ１
２，Ｒ１３＜Ｒ１４ ここで、ＩＩ、Ｉ２．Ｉ３．Ｉ４はジョセフソン接合Ｊ
ｌｌとＴ２１．Ｔ１２とＴ２２．Ｔ１３とＴ２３．Ｔ１
４とＴ２４の超伝導臨界電流値である。
２，Ｒ１３＜Ｒ１４ ここで、ＩＩ、Ｉ２．Ｉ３．Ｉ４はジョセフソン接合Ｊ
ｌｌとＴ２１．Ｔ１２とＴ２２．Ｔ１３とＴ２３．Ｔ１
４とＴ２４の超伝導臨界電流値である。
このようにすると、直接結合型のジョセフソンゲ−１・
回路のみで形成されているので従来例で示した臨界結合
型のジョセフソンゲート回路に比べて回路の面積を大幅
に減少させることができるので、集積回路の高集積化が
行える。
回路のみで形成されているので従来例で示した臨界結合
型のジョセフソンゲート回路に比べて回路の面積を大幅
に減少させることができるので、集積回路の高集積化が
行える。
なお、本実施例においては被駆動線路中に抵抗Ｒを挿入
したが、この代わりにジョセフソン接合で構成されるリ
セットゲートを用いても同様の効果を得ることができる
。
したが、この代わりにジョセフソン接合で構成されるリ
セットゲートを用いても同様の効果を得ることができる
。
また、本実施例において、ジョセフソン接合Ｊ１．１．
、Ｔ１．２．・・・の代わりにそれぞれこれらを複数個
、例えば４個直列に接続したものを使用してもよい。回
路の動作時間は記憶セルアレイからなる被駆動線路のイ
ンダクタンスをＬ、駆動電圧をＶ、駆動電流（出力電流
）を■とすると、ＬＩ／Ｖで評価することができる。駆
動電圧Ｖは、ジョセフソン接合が電圧状態に変化したと
きの発生電圧である。従ってジョセフソン接合を複数個
直列接続することで上述した実施例に比べて数倍の駆動
電圧を発生し、動作時間の速くすることができる。
、Ｔ１．２．・・・の代わりにそれぞれこれらを複数個
、例えば４個直列に接続したものを使用してもよい。回
路の動作時間は記憶セルアレイからなる被駆動線路のイ
ンダクタンスをＬ、駆動電圧をＶ、駆動電流（出力電流
）を■とすると、ＬＩ／Ｖで評価することができる。駆
動電圧Ｖは、ジョセフソン接合が電圧状態に変化したと
きの発生電圧である。従ってジョセフソン接合を複数個
直列接続することで上述した実施例に比べて数倍の駆動
電圧を発生し、動作時間の速くすることができる。
以上説明したように本発明は、超伝導状態のジョセフソ
ン素子にバイアス電流を直接注入して電圧状態にし、被
駆動線路に出力する信号の極性を切替えることにより、
集積回路の微細化と高速化が実現できるという効果があ
る。
ン素子にバイアス電流を直接注入して電圧状態にし、被
駆動線路に出力する信号の極性を切替えることにより、
集積回路の微細化と高速化が実現できるという効果があ
る。
第１図は本発明の一実施例のブロック図、第２図は従来
のジョセフソン素子駆動回路の一例のブロック図である
。 １．２・・・・・・第１と第２の駆動電圧発生回路、３
・・・°・・被駆動線路、４・・・・・・メモリセルア
レイ、５・・・・・・リターンライン、Ｂｌ、Ｂｌ １
．Ｂｌ ２゜Ｂ２．Ｂ２１．Ｂ２２・・・・・・バイア
ス入力端、０１〜Ｇ４・・・・・・磁界結合型ジョセフ
ソンゲート回路、Ｇｌｌ、Ｇ２１・・・・・・第１の直
接結合型ジョセフソンゲート回路、Ｇ１２．Ｇ２２・・
・・・・第２の直接結合型ジョセフソンゲート回路、Ｊ
ｌｌ、Ｊｌ２゜Ｊｌ、３．、丁 １４． 、Ｔ２１
． Ｊ２２． 、Ｔ２３． Ｊ２４・・・
・・・ジョセフソン接合、Ｍｌ〜Ｍｎ・・・・・・メモ
リセル、０１．０１１，０１２，０２，０２１，０２２
・・・・・・出力端、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４
゜Ｒ２］、、Ｒ２２，Ｒ２３，Ｒ２４・・・・・・抵抗
、８１゜Ｓ２．Ｓｌ １．Ｓ１２．Ｓ２１．Ｓ２２・・
・・・・信号入力端。 代理人 弁理士 内 原 晋 手続補正書 平成
のジョセフソン素子駆動回路の一例のブロック図である
。 １．２・・・・・・第１と第２の駆動電圧発生回路、３
・・・°・・被駆動線路、４・・・・・・メモリセルア
レイ、５・・・・・・リターンライン、Ｂｌ、Ｂｌ １
．Ｂｌ ２゜Ｂ２．Ｂ２１．Ｂ２２・・・・・・バイア
ス入力端、０１〜Ｇ４・・・・・・磁界結合型ジョセフ
ソンゲート回路、Ｇｌｌ、Ｇ２１・・・・・・第１の直
接結合型ジョセフソンゲート回路、Ｇ１２．Ｇ２２・・
・・・・第２の直接結合型ジョセフソンゲート回路、Ｊ
ｌｌ、Ｊｌ２゜Ｊｌ、３．、丁 １４． 、Ｔ２１
． Ｊ２２． 、Ｔ２３． Ｊ２４・・・
・・・ジョセフソン接合、Ｍｌ〜Ｍｎ・・・・・・メモ
リセル、０１．０１１，０１２，０２，０２１，０２２
・・・・・・出力端、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４
゜Ｒ２］、、Ｒ２２，Ｒ２３，Ｒ２４・・・・・・抵抗
、８１゜Ｓ２．Ｓｌ １．Ｓ１２．Ｓ２１．Ｓ２２・・
・・・・信号入力端。 代理人 弁理士 内 原 晋 手続補正書 平成
Claims (1)
- 信号が入力された超伝導状態のジョセフソン接合部に臨
界電流以上のバイアス電流が印加されたとき前記信号を
負荷抵抗に出力する第１の直接結合型ジョセフソンゲー
ト回路と、前記負荷抵抗からの信号が入力された超伝導
状態のジョセフソン接合部に前記バイアス電流が印加さ
れたとき被駆動線路に前記信号を出力する第２の直接結
合型ジョセフソンゲート回路とを有する第１と第２の駆
動電圧発生回路と、この第１と第２の駆動電圧発生回路
により前記被駆動線路に出力する前記信号の極性を切替
える手段とを有することを特徴とするジョセフソン素子
駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19965090A JPH0484515A (ja) | 1990-07-27 | 1990-07-27 | ジョセフソン素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19965090A JPH0484515A (ja) | 1990-07-27 | 1990-07-27 | ジョセフソン素子駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0484515A true JPH0484515A (ja) | 1992-03-17 |
Family
ID=16411370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19965090A Pending JPH0484515A (ja) | 1990-07-27 | 1990-07-27 | ジョセフソン素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0484515A (ja) |
-
1990
- 1990-07-27 JP JP19965090A patent/JPH0484515A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| US4654568A (en) | MOSFET "H" switch with current sensing | |
| US8634233B2 (en) | Systems and methods for direct communication between magnetic tunnel junctions | |
| US9979401B2 (en) | Magnetoelectric computational devices | |
| JP2019514255A (ja) | 超伝導セルアレイ論理回路システム | |
| US20040052105A1 (en) | Bridge-type magnetic random access memory (mram) latch | |
| JPH0226886B2 (ja) | ||
| JPS6225510A (ja) | 電流切換え回路 | |
| JPH10107337A (ja) | 単一電子制御磁気抵抗素子 | |
| JPH0249024B2 (ja) | ||
| JPH0484515A (ja) | ジョセフソン素子駆動回路 | |
| WO2001022591A9 (en) | Two-stage muller c-element | |
| JP2861229B2 (ja) | 極性切換型ジョセフソン駆動回路 | |
| US4373138A (en) | Hybrid unlatching flip-flop logic element | |
| JPH03291017A (ja) | 極性切換型ジョセフソン駆動回路 | |
| CN115064192A (zh) | 一种基于磁隧道结的读逻辑电路 | |
| JP2775824B2 (ja) | 極性切換型ジョセフソン駆動回路 | |
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0517726B2 (ja) | ||
| USRE28853E (en) | Superconductive shift register utilizing Josephson tunnelling devices | |
| JPS6386617A (ja) | 極性切換型ジヨセフソンドライバ回路 | |
| JPS622732B2 (ja) | ||
| JPS62150927A (ja) | ジヨセフソン電流極性切替型駆動回路 | |
| JPH0258420A (ja) | ジョセフソンゲート回路 | |
| JPH0378008B2 (ja) |