JPH0484519A - 位相同期ループ回路 - Google Patents

位相同期ループ回路

Info

Publication number
JPH0484519A
JPH0484519A JP2198915A JP19891590A JPH0484519A JP H0484519 A JPH0484519 A JP H0484519A JP 2198915 A JP2198915 A JP 2198915A JP 19891590 A JP19891590 A JP 19891590A JP H0484519 A JPH0484519 A JP H0484519A
Authority
JP
Japan
Prior art keywords
frequency
clock
output
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2198915A
Other languages
English (en)
Inventor
Masahiko Mori
正彦 森
Tadaharu Kato
忠晴 加藤
Takashi Shibamata
柴又 敬
Katsunori Endo
遠藤 勝則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP2198915A priority Critical patent/JPH0484519A/ja
Publication of JPH0484519A publication Critical patent/JPH0484519A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、独立した複数の入力クロック信号からつくら
れる分周クロック信号の相互位相差を補正し位相比較の
ためのクロックを生成する位相同期ループ(P L L
 : Phase−Locked  Loop)回路に
関する。
〔従来の技術〕
従来、この種のP L L回路では、独立した複数の入
力クロック信号を別々の分周器に入力し、それぞれ別々
に分周クロックを生成して、その中から位相比較器に入
力する位相比較のためのクロックを選択器に、にり選択
している。
〔発明が解決しようとする課題〕
」二連した従来のp r−r−回路では、入力クロック
信号が断となり、位相比較のためのクロックを切替える
場合に、分周器によって分周された分周クロック相互間
の位相差が大きいと位相スキップが増大するという問題
点がある。
本発明の目的は、分周クロックを切替えたときに生ずる
位相スキップを小さく抑えることができる位相同期ルー
プ回路を提供することにある。
〔課題を解決するための手段〕
本発明の位相同期ループ回路は、入力クロック信号を予
め定められたクロック信号に分周すると共にリセット制
御信号により分周初期値をリセットする複数の第1の分
周手段と、前記複数の第1の分周手段から出力される分
周クロックの中から1つを位相比較対象のクロックとし
て選択する選択手段と、前記複数の第1の分周手段から
出力される分周初期化信号のうり前記選択手段によって
選択されている第1の分周手段から出力される分周初期
化信号と前記選択手段によって選択されていない第1の
分周手段から出力される分周初期化信号とを比較して位
相差が一定値以上になったときに前記リセット制御信号
を生成し前記選択されていない第1の分周手段に出力す
るリセット制御信号生成手段と、前記選択手段によって
選択されたクロック信号と出力クロック信号との位相差
を検出する位相比較手段と、前記位相比較手段の出力の
うち低域周波数成分のみを抽出する低域通過フィルタと
、前記低域通過フィルタの出力に応じて発振周波数を変
動させる電圧制御発振手段と、前記電圧制御発振手段の
出力を分周し前記出力クロック信号を出力する第2の分
周手段とを備える構成である。
又、本発明の位相同期ループ回路は、入力クロック信号
を予め定められたクロック信号に分周すると共にリセッ
ト制御信号により分周初期値をリセットする複数の第1
の分周手段と、前記複数の第1の分周手段から出力され
る分周クロックの中から1つを位相比較対象のクロック
として選択する選択手段と、前記複数の第1の分周手段
から11力される分周初期化信号と;巽択信号入力端子
から入力されるクロック選択信号とを入力し前記選択手
段によって選択されている第1の分周手段から出力され
る分周初期化信号を用い前記選択手段によって選択され
ていない第1の分周手段をリセッ1〜するための前記リ
セッl〜制御信号を生成し前記選択されていない第1の
分周「段に出力するりセラ)〜制御信号生成手段と、前
記選択手段によって選択されたクロック信号と出力クロ
ック信号との位相差を検出する位相比較手段と、前記位
相比較手段の出力のうち低域周波数成分のみを抽出する
低域通過フィルタと、前記低域通過フィルタの出力に応
じて発振周波数を変動させる電圧制御発振手段と、前記
電圧制御発振手段の出力を分周し前記出力クロック信号
を出力する第2の分周手段とを備える構成としてもよく
、あるいは、本発明の位相同期ループ回路は、入力クロ
ック信号を予め定められたクロック信号に分周すると共
にリセット制御信号により分周初期値をリセットする複
数の第1の分周手段と、前記複数の第1の分周手段から
出力される分周クロックの中から1つを位相比較対象の
クロックとして選択する選択手段と、117f記選択手
段によって選択されたクロック信号と出力クロック信号
との位相差を検出する位相比較手段と、前記位相比較手
段の出力のうち低域周波数成分のみを抽出する低域通過
フィルタと、前記低域通過フィルタの出力に応じて発振
周波数を変動させる電圧制御発振手段と、前記電圧制御
発振手段の出力を分周し+’+if記出力クロック信号
を出力すると共に分周初期化信号から面層すセット制御
信号を生成し前記第1の分周手段へ出力する第2の分周
手段とを備える構成としてもよい。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の第1の実施例を示す構成図であり、■
及び2はクロック入力端子、3及び4は第1の分周器、
5はリセッI・制御部、6は選択器、7は位相比較器、
8は低域通過フィルタ、9は電圧制御発振器、10及び
11は第2の分周器、]2はクロック出力端子、]3は
選択信号入力端r−である。
以トーに、第1−図を用いて動作を説明する。クロック
入力端子1及び2から入力した入力クロック信号は第1
の分周器3及び4へ送られる。通常、2つの入力クロッ
ク信号は非同期信号であるため位相ずればかりでなく、
時には周波数さえ異なる。第1の分周器3及び4では、
おのおのの人カク17ツク信号を予め定められた値だけ
分周し位相比較対象のクロックと同じ周波数の分周クロ
ックを生成する。このとき、同時に分周初期化信号をリ
セット制御部5へ出力すると共にリセット制御部5から
出力されるリセッl〜制御信号を受信したときには第1
−の分周器をリセッ1〜する。
リセット制御部5では、第1の分周器3及び4から出力
される分周初期化信号と選択信号入力端子]3から入力
するクロック選択信号とを入力し、現在、位相比較対象
のクロックとして選択されている分周クロックを出力し
ている第1の分周器からの分周初期化信号と、位相比較
対象のクロックとして選択されていない分周クロックを
出力している他の第1の分周器がらの分周初期化信号と
を比較する。そして、位相比較対象のクロックとして選
択されている分周クロックと、位相比較対象のクロック
として選択されていない分周クロックとの位相差が一定
の値以」−になった場合、位相比較対象のクロックとし
て選択されていない分周クロックを出力している他の第
1の分周器をリセットするためのリセット制御信号を出
力する。この結果、位相比較対象のり17ツクとして選
択されていない分周クロックは、リセット制御部5から
出力されるリセット制御信号により、リセットされるこ
とになる。
選択器6では、第1の分周器3及び4がら出力される分
周クロックを入力し、j巽択信号入力端子]3から入力
するクロックj讐択信けに従って分周クロックを選択す
ることにより、位相比較対象のクロツタとして出力する
。位相比較対象のクロックとして選択されていない分周
クロックは、リセッI・制御部5から出力されるリセッ
ト制御信号により、位相比較対象のクロックとして選択
されている分周クロックと位相比較対象のクロックとし
て選択されていない分周クロックとの位相差が一定の値
以上になった場合にリセッ1〜されているため、両分周
クロック間の位相差が一定値以下になっており、クロッ
ク選択信号が変化して別の分周クロックを位相比較対象
のクロックとして選択したときに生ずる位相スキップが
小さく抑えられることになる。
位相比較器7では、選択器6から出力されるクロックと
第2の分周器1−0から出力される出力クロックとの位
相差を検出し、その位相差に比例した直流レベルを出力
する。低域通過フィルタ8では、位相比較器7から出力
される直流レベルに含まれる高域周波成分を取除き電圧
制御発振器9へ出力する。電圧制御発振器9では、入力
電圧に比例して発振周波数を変動させる特性を有してお
り、位相比較器7から出力される位相差に応じて発振周
波数を変動させこの位相差を減少さぜる働きをする。
第2の分周器10では、電圧制御発振器9かへ出力され
る発振器出力を予め定められた周波数まで分周し位相比
較器7へ出力クロック信号として出力する。又、第2の
分周器1]では、電圧制御発振器9から出力される発振
器出力を予め定められた周波数まで分周し外部出力クロ
ックとして出力する。
第2図は本発明の第2の実施例を示す構成図であり、1
及び2はクロック入力端子、3及び4は第1の分周器、
14はリセット制御部、6は選択器、7は位相比較器、
8は低域通過フィルタ、9は電圧制御発振器、10及び
11は第2の分周器、12はクロック出力端子、13は
選択信号入力端子である。
以下に、第2図を用いて動作を説明する。クロック入力
端子1及び2から入力した入力クロック信号は第1−の
分周器3及び4へ送られる。通常、2つの入力クロック
信号は非同期信号であるため位相ずればかりでなく、時
には周波数さえ異なる。第1−の分周器3及び4では、
おのおのの入力クロック信号を予め定められた値だけ分
周し位相比較対象のクロックと同じ周波数の分周クロッ
クを生成する。このとき、同時に分周初期化信号をリセ
ッI・制御部5へ出力すると共にリセット制御部5から
出力されるリセット制御信号を受信したときには第1の
分周器をリセットする。
リセッ)〜制御部14では、第1の分周器3及び4から
出力される分周初期化信号と選択信号入力端T−13か
ら入力するクロック選択信号とを入力し、現在、位相比
較対象のクロックとして選択されている分周クロックを
出力している第1の分周器からの分周初期化信号を、位
相比較対象のタロツクとして選択されていない分周クロ
ックを出力している第1の分周器をリセッ1〜するため
のリセット制御信号として出力する。この結果、位相比
較対象のクロックとして選択されていない分周り冒ツク
は、リセット制御部5から出力されるリセット制御信号
により、定期的にリセットされることになる。
選択器6では、第1−の分周器3及び4から出力される
分周クロックを入力し、選択信号入力端子13から入力
するクロック選択信号に従って分周クロックを選択する
ことにより、位相比較対象のクロックとして出力する。
位相比較対象のクロックとして選択されていない分周ク
ロックは、リセット制御部5から出力されるリセット制
御信号により、定期的にリセットされているため、両分
周クロック間の位相差が小さくなっており、クロック選
択信号が変化して別の分周クロックを位相比較対象のク
ロックとして選択したときに生ずる位相スキップか小さ
く抑えられることになる。
位相比較器7.低域通過フィルタ8.電圧制御発振器9
及び第2の分周器10,1.1における動作は、前述し
た第1の実施例と同様なので、説明を省略する。
前述した第1及び第2の実施例では、外部入力クロック
信号が2人力の場合を取上けて説明したが、外部人力ク
ロック信号か3人力具」二の場合でも、リセッI・制御
部5によって位相比較対象のクロックとして選択されて
いる分周クロックを出力している第1−の分周器からの
分周初期化信号を用いて、位相比較対象のクロックとし
て選択されていない分周クロックを出力している複数の
他の第1の分周器をリセットすることにより、本発明の
基本的考え方が適用できる。
第3図は本発明の第3の実施例を示す構成図であり、1
−及び2はクロック入力端子、]−5及び16は第1の
分周器、6は選択器、7は位相比較器、8は低域通過フ
ィルタ、9は電圧制御発振器、11−及び1−7は第2
の分周器、12はクロック出力端子、13は選択信号入
力端子である。
以下に、第3図を用いて動作を説明する。クロック入力
端子1及び2から入力した入力クロック信号は第1の分
周器15及び16へ送られる。
通常、2つの入力クロック信号は非同期信号であるため
位相ずればかりでなく、時には周波数さえ異なる。第1
の分周器]−5及び16では、おのおのの入力クロック
信号を予め定められた値たけ分周し位相比較対象のクロ
ックと同じ周波数の分周クロックを生成する。又、第1
−の分周器15及び16では、第2の分周器17から出
力されるリセット制御信号を受信したときには、第1の
分周器をリセットする。この結果、分周クロックは、第
2の分周器]7から出力されるリセット制御信号により
定期的にリセットされることになる。
選択器6では、第1−の分周器15及び16から出力さ
れる分周クロックを入力し、選択信号入力端子13から
入力するクロック選択信号に従って分周クロックを選択
することにより、位相比較対象のクロックとして出力す
る。分周クロックは、第2の分周器17から出力される
リセット制御信号により、定期的にリセットされている
ため、両分層クロック間の位相差が小さくなっており、
クロック選択信号が変化して別の分周クロックを位相比
較対象のクロックとして選択したときに生ずる位相スキ
ップが小さく抑えられることになる。
位相比較器7.低域通過フィルタ8.電圧制御発振器9
及び第2の分周器1]における動作は、前述した第1の
実施例と同様なので、説明を省略する。
第2の分周器17では、電圧制御発振器9から出力され
る発振器出力を予め定められた周波数まで分周し位相比
較器7へ出力すると共に分周初期化信号よりリセット制
御信号を生成し、第1の分周器15.16へ出力する。
前述した第3の実施例では、外部人力クロック信号が2
人力の場合を取上げて説明したが、外部人力クロック信
号が3人力以上の場合でも、第2の分周器1−7から出
力されるリセッI・制御信号により分周クロックを出力
している複数の他の第1の分周器をリセットすることに
より、本発明の基本的考え方が適用できる。
〔発明の効果〕
本発明は以」二説明したように、リセット制御手段によ
り、位相比較対象のクロックとして選択されている分周
クロックを出力している第1の分周手段からの分周初期
化信号と、位相比較対象のクロックとして選択されてい
ない分周クロックを出力している第1の分周手段からの
分周初期化信号とを比較し、位相比較対象のクロックと
して選択されている分周クロックと位相比較対象のクロ
ックとして選択されていない分周クロックとの位相差が
一定の値以上になった場合、位相比較対象のクロックと
して選択されていない分周クロックを出力している第1
の分周器をリセッI・するように構成したり、又は、リ
セット制御手段で位相比較対象のクロックとして選択さ
れている分周クロックを出力している第1の分周手段か
らの分周初期化信号を用いて、位相比較対象のクロック
として選択されていない分周クロックを出力している第
1の分周手段を定期的にリセットするように構成したり
、あるいは、電圧制御発振手段の出力を分周して位相比
較手段に出力している第2の分周手段の分周初期化信号
を用いて、選択手段への入力分周クロックを出力してい
る第1の分周手段を定期的にリセットするように構成す
ることにより、分周クロックを切替えたときに生ずる位
相スキップを小さく抑えることができ分周クロックを切
替えたときに生ずる位相スキップを小さく抑えることか
できるという効果を存する。
【図面の簡単な説明】
第1−図は本発明の第1の実施例を示す構成図、第2図
は本発明の第2の実施例を示す構成図、第3図は本発明
の第3の実施例を示す構成図である。 1.2・・・・・・クロック入力端子、3,4,10゜
1−1.、 1.5. 1.6. 1.7・・−・・・
分周器、5,14・・・・・・リセット制御部、6・・
・・・・選択器、7・・・・・・位相比較器、8・・・
・・・低域通過フィルタ、9・・・・・電圧制御発振器
、12・・・・・・クロック出力端子、1−3・・・・
・・選択信号入力端子。

Claims (1)

  1. 【特許請求の範囲】 1、入力クロック信号を予め定められたクロック信号に
    分周すると共にリセット制御信号により分周初期値をリ
    セットする複数の第1の分周手段と、前記複数の第1の
    分周手段から出力される分周クロックの中から1つを位
    相比較対象のクロックとして選択する選択手段と、前記
    複数の第1の分周手段から出力される分周初期化信号の
    うち前記選択手段によつて選択されている第1の分周手
    段から出力される分周初期化信号と前記選択手段によっ
    て選択されていない第1の分周手段から出力される分周
    初期化信号とを比較して位相差が一定値以上になったと
    きに前記リセット制御信号を生成し前記選択されていな
    い第1の分周手段に出力するリセット制御信号生成手段
    と、前記選択手段によつて選択されたクロック信号と出
    力クロック信号との位相差を検出する位相比較手段と、
    前記位相比較手段の出力のうち低域周波数成分のみを抽
    出する低域通過フィルタと、前記低域通過フィルタの出
    力に応じて発振周波数を変動させる電圧制御発振手段と
    、前記電圧制御発振手段の出力を分周し前記出力クロッ
    ク信号を出力する第2の分周手段とを備えたことを特徴
    とする位相同期ループ回路。 2、入力クロック信号を予め定められたクロック信号に
    分周すると共にリセット制御信号により分周初期値をリ
    セットする複数の第1の分周手段と、前記複数の第1の
    分周手段から出力される分周クロックの中から1つを位
    相比較対象のクロックとして選択する選択手段と、前記
    複数の第1の分周手段から出力される分周初期化信号と
    選択信号入力端子から入力されるクロック選択信号とを
    入力し前記選択手段によって選択されている第1の分周
    手段から出力される分周初期化信号を用い前記選択手段
    によつて選択されていない第1の分周手段をリセットす
    るための前記リセット制御信号を生成し前記選択されて
    いない第1の分周手段に出力するリセット制御信号生成
    手段と、前記選択手段によって選択されたクロック信号
    と出力クロック信号との位相差を検出する位相比較手段
    と、前記位相比較手段の出力のうち低域周波数成分のみ
    を抽出する低域通過フィルタと、前記低域通過フィルタ
    の出力に応じて発振周波数を変動させる電圧制御発振手
    段と、前記電圧制御発振手段の出力を分周し前記出力ク
    ロック信号を出力する第2の分周手段とを備えたことを
    特徴とする位相同期ループ回路。 3、入力クロック信号を予め定められたクロック信号に
    分周すると共にリセット制御信号により分周初期値をリ
    セットする複数の第1の分周手段と、前記複数の第1の
    分周手段から出力される分周クロックの中から1つを位
    相比較対象のクロックとして選択する選択手段と、前記
    選択手段によって選択されたクロック信号と出力クロッ
    ク信号との位相差を検出する位相比較手段と、前記位相
    比較手段の出力のうち低域周波数成分のみを抽出する低
    域通過フィルタと、前記低域通過フィルタの出力に応じ
    て発振周波数を変動させる電圧制御発振手段と、前記電
    圧制御発振手段の出力を分周し前記出力クロック信号を
    出力すると共に分周初期化信号から前記リセット制御信
    号を生成し前記第1の分周手段へ出力する第2の分周手
    段とを備えたことを特徴とする位相同期ループ回路。
JP2198915A 1990-07-26 1990-07-26 位相同期ループ回路 Pending JPH0484519A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2198915A JPH0484519A (ja) 1990-07-26 1990-07-26 位相同期ループ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2198915A JPH0484519A (ja) 1990-07-26 1990-07-26 位相同期ループ回路

Publications (1)

Publication Number Publication Date
JPH0484519A true JPH0484519A (ja) 1992-03-17

Family

ID=16399069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2198915A Pending JPH0484519A (ja) 1990-07-26 1990-07-26 位相同期ループ回路

Country Status (1)

Country Link
JP (1) JPH0484519A (ja)

Similar Documents

Publication Publication Date Title
US5448191A (en) Frequency synthesizer using noninteger division and phase selection
US5521948A (en) Frequency synthesizer
EP0727877B1 (en) Fast frequency switching synthesizer
US20100007391A1 (en) Method for using digital pll in a voltage regulator
JPH0795072A (ja) 位相同期発振回路
JPH05243986A (ja) 位相ロック・ループ用ノイズ低減方法及び装置
WO2002098005A1 (en) Fractional-n synthesiser and method of synchronisation of the output phase
JP4015254B2 (ja) ロック検出回路及びpll周波数シンセサイザ
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
JPH08149000A (ja) Pll回路
JPH0484519A (ja) 位相同期ループ回路
JP3239945B2 (ja) クロック切替調整方法及び回路
JP4520380B2 (ja) クロック生成回路
JP2000148281A (ja) クロック選択回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
GB2288931A (en) Frequency synthesizer employing frequency-dividing ratios of 1/N and 1/(N+1)
JP3161137B2 (ja) Pll回路
JPH07170584A (ja) クロック切替回路
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JP3857879B2 (ja) Pll回路
JPH07336219A (ja) 適応型pll回路
JPH03101311A (ja) 位相同期発振回路
JP3160904B2 (ja) 位相同期発振回路装置
JP2003347931A (ja) Pllを搭載した半導体集積回路
JPS6397016A (ja) 位相同期発振回路