JPH0486005A - 電流増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は魚種回路化された電流増幅回路に関し、特に低
電圧電源でも動作する電流増幅回路に関する。

［従来の技術］ 第３図は低電圧電源でも動作する従来の電流増幅回路を
示す回路図である。

第１の電流入力端子１３はトランジスタＱ１．。

Ｑ１３の各ベースに接続されている。また、第２の電流
入力端子１４はトランジスタＱ１４ＩＱ＋８の各ベース
に接続されている。更に、この第１及び第２の電流入力
端子１３．１４間には、抵抗Ｒ２゜Ｒ３が直列に接続さ
れて介装されている。この場合に、抵抗Ｒ２，Ｒ３の抵
抗値は同一である。

トランジスタＱｌｌｌＱ１４の各エミッタはいずれも電
源端子１１に接続されており、これらのトランジスタＱ
Ｉｌ＋Ｑ１４の各コレクタはいずれも抵抗Ｒ２，Ｒ３の
接続点に接続されている。また、トランジスタＱ　１３
のエミッタは電源端子１１に接続されており、このトラ
ンジスタＱ１３のコレクタは第１の電圧入力端子工２に
接続されている。更に、トランジスタＱ１ｅのエミッタ
も電源端子１１に接続されており、このトランジスタＱ
ｓｅのコレクタは第２の電流出力端子１５に接続されて
いる。

電源端子１１には電源電圧Ｖ０゜が印加される。

また、第１及び第２の電流入力端子１３．１４には夫々
入力信号Ｔ　Ｉ　、、１．及びＴＩＩｆｉ２が供給され
る。これらの入力信号Ｔ　Ｉ　、、、、及びＴ■１．．
２は、直流成分ＩＤＣが等しく、信号成分ＩＡｏが逆相
の信号である。従って、電流入力端子１３に流れる電流
をＩｔ＋とじ、電流入力端子１４に流れる電流をＩＴｓ
とすると、この電流Ｉｔ＋＋Ｉ７□は下記第１式及び第
２式で表される。

ＩＴｌ＝ＩＤＣ＋ＩＡＣ・・’　（１）Ｉｆ２＝　ＩＤ
ｃ　　ＩＡｃ　　　　　　　　　−（２）第１の電流入
力端子１３に供給された入力信号Ｔ１．、．１は抵抗Ｒ
２に流れる。この信号ＴＩ＋−＋の抵抗Ｒ２による電圧
降下分のうちの信号成分の電圧降下は、抵抗Ｒ２の抵抗
値をＲ２とすると、Ｒ２ＸＩＡＣである。これと同様に
、第２の電流入力端子１４に供給された入力信号ＴＩ、
ｌ、２の抵抗Ｒ３による電圧降下分のうちの信号成分の
電圧降下は、抵抗Ｒ３の抵抗値を抵抗Ｒ２と等しくしで
あるので％　　’Ｒ２ＸＩＡＣである。

ところで、抵抗Ｒ２，Ｒ３の抵抗値は相互に等しいため
、抵抗Ｒ２，Ｒ３における電圧降下は等しい。また、ト
ランジスタＱ　Ｉｆのベース・エミッタ間電圧ＶＢＥ。

１は下記第３式により求めることができる。

但し、　Ｋ；ボルツマン係数 Ｔ；ケルビン温度 ｑ；電子の電荷 ｒｓ＋；トランジスタＱ　＋＋の飽和電流。

また、トランジスタＱ　１４の飽和電流１ｓ４がトラン
ジスタＱ１．の飽和電流ｒｓ＋と等しいとすると、トラ
ンジスタＱ　＋４のベース−エミッタ間電圧ＶＢＥＯ４
は下記第４式により求めることができる。

従って、トランジスタＱｌｌに流れる電流をＩＱＩとす
ると、この電流Ｉｏ□は下記第５式のように表される。

Ｉ　ｏｒ＝　Ｉ　ｏｃ十ｇ−Ｘ　Ｒ２Ｘ　Ｉ　ＡＣ但し
、ｇ、；）ランジスタＱ　１１の電流変換ゲイン。

これと同様に、トランジスタＱ　１４に流れる電流をＩ
Ｄ４とすると、この電流ＩＱ４は下記第６式により示さ
れる。

トランジスタＱ　＋３のベースはトランジスタＱ　１１
のベースに接続されているため、このトランジスタＱ１
１にはトランジスタＱ＋＋と同じ電流が流れる。

そして、この電流は第１の電流出力端子１２に第１の出
力信号ＴＩｏｕｔ＋とじて出力される。また、トランジ
スタＱ　＋ｅにはトランジスタＱ　＋４と同じ電流が流
れ、この電流は第２の電流出力端子１５に第２の出力信
号Ｔ　Ｉ　ｏｕｔ２として出力される。

つまり、この電流増幅回路においては、電流入力端子１
３．１４に入力された信号が （（ｑ／ＫＴ）Ｘ　ＩＤＣＸＲ２）の電流利得で電流増
幅される。また、電源端子１１に印加される電圧ＶＣＣ
と第１及び第２の電流入力端子１３．１４との間に、ト
ランジスタの１個分のベース・エミッタ間電圧以上の電
圧が印加されていればよく、更に、電源電圧Ｖ。０と第
１及び第２の電流出力端子１２．１５との間にはトラン
ジスタが飽和しないだけの電圧（約０．５Ｖ）以上の電
位差があればよい。従って、この電流増幅回路は低電源
電圧でも動作する。

このような電流増幅回路は、−船釣に第４図に示すよう
に、差動回路の負荷として使用されている。つまり、第
１の電流入力端子はトランジスタＱ□２のコレクタに接
続されており、このトランジスタＱ　１２のベースは第
１の電圧入力端子１６に接続されている。また、第２の
電流入力端子はトランジスタＱ’１５のコレクタに接続
されており、このトランジスタＱ＋５のベースは第２の
電圧入力端子１７に接続されている。そして、このトラ
ンジスタＱ工２ＩＱ！！１のエミッタは相互に接続され
ており、これらのエミッタと接地１９との間には、この
差動回路に所定の電流ＩＥを供給するための電流源１８
が介装されている。

第１及び第２の電圧入力端子１６．１７に夫々入力され
た入力信号ＴＶｌｆｉ１．ＴｖＩ、１２は、トランジス
タＱ１゜＋ＱＩ＋５により電流に変換される。そして、
前述の如く、電流増幅回路はこの電流を増幅し、電流出
力端子１２．１５に夫々電流出力信号Ｔ　Ｉ　ｃｉｕｔ
ｌ＋　Ｔ　Ｉ　ｏｕｔ２を出力する。

［発明が解決しようきする課題］ しかしながら、上述の従来の電流増幅回路には、低い電
源電圧で動作するという利点があるものの、電流利得が
低いという問題点がある。

即ち、電流利得（（Ｑ／ＫＴ）Ｘ　ＩＤＣＸＲ２）を大
きくしようとして抵抗Ｒ２，Ｒ３の抵抗値を大きくする
と、抵抗Ｒ２，Ｒ３での直流電圧降下が大きくなり、そ
の結果トランジスタＱ　Ｉｌｌ　Ｑ１４が飽和してしま
う。このため、抵抗Ｒ２，Ｒ３の抵抗値を大きくするこ
とができず、電流利得が低い。

本発明はかかる問題点に鑑みてなされたものであって、
低電源電圧で動作すると共に、電流利得が大きい電流増
幅回路を提供することを目的とする。

［課題を解決するための手段］ 本発明に係る電流増幅回路は、第１の電流入力端子から
入力された信号がその各ベースに与えられる第１乃至第
３のトランジスタと、第２の電流入力端子から入力され
た信号がその各ベースに与えられる第４乃至第６のトラ
ンジスタと、前記第１及び第２の電流入力端子の間に介
装された抵抗と、ををし、前記第１乃至第６のトランジ
スタの各エミッタには電源電圧が与えられ、前記第１及
び第５のトランジスタのコレクタには前記第１の電流入
力端子から入力された（ｉ号が与えられ、前記第２及び
第４のトランジスタのコレクタには前記第２の電流入力
端子から入力された信号が与えられると共に、前記第３
のトランジスタのコクレタから第１の電流出力端子に信
号が出力され、前記第６のトランジスタのコレクタから
第２の電流出力端子に信号が出力されることを特徴とす
る。

［作用コ 本発明においては、第１及び第２の電流入力端子間に抵
抗が介装されている。この第１及び第２の電流入力端子
には、夫々直流成分（Ｉ　ｏｏ）が等しく、信号成分（
ＩＡ。）が相互に逆相の入力信号が供給される。従って
、前記抵抗には２つの入力信号の信号成分の差に相当す
る電流だけが流れる。

一方、第１の電流入力端子に入力された入力信号の直流
成分は第１及び第５のトランジスタにそのコレクタを介
して流れる。また、第２及び第５のトランジスタには、
第２の電流入力端子に入力された入力信号の直流成分が
そのコレクタを介して流れる。

つまり、本発明においては、抵抗には入力信号の信号成
分だけが流れ、この抵抗の両端にはこの抵抗の抵抗値と
入力信号の信号成分との積に相当する電位差が発生する
。そして、この抵抗の一方の端部は第１乃至第３のトラ
ンジスタの各ベースに接続されており、他方の端部は第
４乃至第６のトランジスタの各ベースに接続されている
たぬ、第３及び第６のトランジスタのコレクタに接続さ
れた第１及び第２の電流出力端子には、夫々入力信号を
電流増幅した出力信号が得られる。この場合に、前述の
如く、抵抗に直流成分が流れないため、この抵抗の抵抗
値を大きくしてもトランジスタの飽和を回避でき、電流
利得を大きくすることができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例に係る電流増幅回路を示
す回路図である。

第１の電流入力端子３は第１．第２及び第３のトランジ
スタＱ＋　、Ｑ２　、Ｑ３の各ベースに接続されている
と共に、第１及び第５のトランジスタＱ、、ＱＩ５の各
コレクタに接続されている。また、第２の電流入力端子
４は第４．第５及び第６のトランジスタＱ４　、Ｑｅｉ
　、Ｑｅの各ベースに接続されていると共に、第４及び
第２のトランジスタＱ、、Ｑ２の各コレクタに接続され
ている。更に、この第１及び第２の電流入力端子３，４
間には抵抗Ｒ１が介装されている。この抵抗Ｒ１の抵抗
値はＲ８である。

トランジスタＱ□乃至Ｑｓの各エミッタはいずれも電源
端子１に接続されている。−また、第１の電流出力端子
２はトランジスタＱ３のコレクタに接続されており、第
２の電流出力端子５はトランジスタＱ６のコレクタに接
続されている。

トランジスタＱ２．Ｑ２．Ｑ３は同一の半導体基板に集
積化されて形成されており、相互に整合が取られている
。これと同様に、トランジスタＱ４．Ｑａ、Ｑａも同一
の半導体基板に集積化されて形成されており、相互に整
合がとられている。

従って、トランジスタＱ、、Ｑ５に流れる電流の合計き
トランジスタＱ４．Ｑ２に流れる電流の合計とは等しく
なる。

電源端子１には電源電圧ＶＣ（Ｂが印加される。また、
第１の電流入力端子３に供給される入力信号Ｔ　ｒ　ｌ
ｆｉ、の電流ＩＴＩは、前述の如く、Ｉ　ｏｃ＋　Ｉ　
Ａｃであり、第２の電流入力端子４に供給される入力信
号ＴＩＩｆ、２の電流ＩＴ□はＩ　ＤＣ−Ｉ　Ａｃであ
る。更に、トランジスタＱ１−　Ｑ２．Ｑ−１Ｑ５に流
れる電流の合計は第１の電流入力端子３に流れる電流エ
ア、（即ち、■Ｄ。十ＩＡｏ）と第２の電流入力端子４
に流れる電流ＩＴ２（即ち、Ｉ　ＤＣ−ｒ　ＡＣ）との
和になる。更にまた、抵抗Ｒ１の両端には（Ｒ。

×ＩＡｃ）の電位差が発生する。この場合に、第１の電
流入力端子３側と第２の電流入力端子４側とにおいて、
回路が相互に対称に形成されているため、抵抗Ｒ１の中
点における電位は小振幅の信号によっては変化しない。

このため、トランジスタＱ、、Ｑ、のベース・エミッタ
間電圧ＶＢＥＱＩＩＶＢＥ。４は下記第７式及び第８式
により求めることができる。

従って、トランジスタＱ１に流れる電流工。１、即ちト
ランジスタＱ３に流れる電流Ｉｏ３は、下記第９式によ
り求めることができる。

これと同様に、トランジスタＱ４に流れる電流Ｉ０４、
即ちトランジスタＱ。に流れる電流Ｉ　Ｑｅは、下記第
１０式により求めることができる。

つまり、本実施例においては、（（ｑ／ＫＴ）×工。。

ｘ　（Ｒ，／２））の電流利得で信号成分を電流増幅す
る。また、従来と同様に、電源端子１と第１及び第２の
電流入力端子３，４との間にはトランジスタ１個分のベ
ース・エミッタ間電圧以上の電圧しか必要とせず、電源
端子Ｖ。０と第１及び第２の電流出力端子との間にはト
ランジスタが飽和しないだけの電圧（例えば、０．５Ｖ
）以上あればよいため、低い電源電圧で動作する。この
場合に、抵抗Ｒ１には直流成分が流れていないため、抵
抗Ｒ１の抵抗値を大きくして電流利得を大きくしても、
トランジスタＱ＋、Ｑ４の飽和が回避できる。

第２図は本発明を差動回路の負荷として応用した第２の
実施例を示す回路図である。本実施例の電流増幅回路部
分は第１の実施例と路間−の構成であるため、第２図に
おいて第１図と同一物には同一符号を付してその詳しい
説明は省略する。

本実施例においては、第１の電流入力端子（図示せず）
はトランジスタＱ、、Ｑ２．Ｑ３．Ｑ７のベース及びト
ランジスタＱ、、Ｑ！、のコレクタに接続されていると
共に、トランジスタＱ９のコレクタにも接続されている
。これと同様に、第２の電流入力端子（図示せず）はト
ランジスタＱ４１Ｑ５．Ｑ６．Ｑ８のベース及びトラン
ジスタＱ４１Ｑ２のコレクタに接続されていると共に、
トランジスタＱ　ｈａのコレクタにも接続されている。

また、この第１及び第２の電流入力端子間には、第１の
実施例と同様に、抵抗Ｒ１が介装されている。

トランジスタＱ８のベースは第１の電圧入力端子６に接
続されており、トランジスタＱ、ｏのベースは第２の電
圧入力端子７に接続されている。これらのトランジスタ
Ｑｉｉ＋Ｑ＋ｏの各エミッタは相互に接続されている。

そして、これらのトランジスタＱｅ＋Ｑｔｏの各エミッ
タと接地９との間には、この差動回路に所定の電流■□
を供給するための電流源８が介装されている。

また、トランジスタＱ１乃至Ｑ８の各エミッタはいずれ
も電源端イエに接続されている。そして、トランジスタ
Ｑ３のコレクタは第１の電流出力端子２に接続され”で
おり、トランジスタＱ６のコレクタは第２の電流出力端
子５に接続されており、トランジスタＱ７のコレクタは
第３の電流出力端子２ａに接続されており、トランジス
タＱ８のコレクタは第４の電流出力端子５ａに接続され
ている。

本実施例においては、第１及び第２の電圧入力端子６，
７に入力された入力信号がトランジスタＱ　ｅ　＋　Ｑ
　ｔｏにより電流に変換され、この電流が電流増幅回路
に入力されて電流増幅されて、第１、第２、第３及び第
４の電流出力端子２＋　５＋　２ａ。

５ａに夫々電流出力信号Ｔ　Ｉ　ｏｕｔｌ＋　Ｔ　Ｉ　
ｏｕｔＱ＋Ｔ　Ｉ　ｏｕｔ３＋　Ｔ　Ｉ　ｏｕｔ４が出
力される。この場合に、第１の実施例と同様に、電源電
圧ＶＣＣの電圧が低い場合も動作すると共に、抵抗Ｒ１
には直流成分が流れないため、電流利得を大きく設足す
ることができる。また、電流出力端子を所望の数だけ設
けることもできる。

［発明の効果コ 以上説明したように本発明によれば、第１及び第２の電
流入力端子間に介装された抵抗には入力信号の直流成分
は流れないため、入力信号の直流成分による電圧降下が
回避でき、前記抵抗の抵抗値を大きくすることにより電
流利得を大きくすることができる。また、電源端子と第
１及び第２の電流入力端子との間の電位差はトランジス
タ１個分のベース・エミッタ間電圧以上であればよく、
電源端子と第１及び第２の電流出力端子との間の電位差
はト・ランジスタが飽和しない電圧以上であればよいた
め、低い電源電圧で動作させることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る電流増幅回路を示
す回路図、第２図は本発明を差動回路の負荷として応用
した第２の実施例を示す回路図、第３図は従来の電流増
幅回路を示す回路図、第４図は同じくその電流増幅回路
を使用した差動回路を示す回路図である。 １．１１電ｆｌＡ＠子、２１２　ａｌ　５．５　ａｔ　
　１２．１５；電流出力端子、３．４，１３，１４；電
流入力端子、６．７，１６，１７；電圧入力端子、８．
１８；電流源、９，１９；接地１ｉ　電遷縛与 ｃｃ

Claims (1)

【特許請求の範囲】
1. （１）第１の電流入力端子から入力された信号がその各
   ベースに与えられる第１乃至第３のトランジスタと、第
   ２の電流入力端子から入力された信号がその各ベースに
   与えられる第４乃至第６のトランジスタと、前記第１及
   び第２の電流入力端子の間に介装された抵抗と、を有し
   、前記第１乃至第６のトランジスタの各エミッタには電
   源電圧が与えられ、前記第１及び第５のトランジスタの
   コレクタには前記第１の電流入力端子から入力された信
   号が与えられ、前記第２及び第４のトランジスタのコレ
   クタには前記第２の電流入力端子から入力された信号が
   与えられると共に、前記第３のトランジスタのコクレタ
   から第１の電流出力端子に信号が出力され、前記第６の
   トランジスタのコレクタから第２の電流出力端子に信号
   が出力されることを特徴とする電流増幅回路。