JPH0486788A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0486788A JPH0486788A JP2204124A JP20412490A JPH0486788A JP H0486788 A JPH0486788 A JP H0486788A JP 2204124 A JP2204124 A JP 2204124A JP 20412490 A JP20412490 A JP 20412490A JP H0486788 A JPH0486788 A JP H0486788A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- screen display
- oscillator
- cpu
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＴＶ等の表示画面に文字、数字、記号等のキャ
ラクタを表示させる画面表示機能を有するマイクロコン
ピュータに関スル。
ラクタを表示させる画面表示機能を有するマイクロコン
ピュータに関スル。
第５図は従来の画面表示機能を有するマイクロコンピュ
ータの構成を示すブロック図である。このマイクロコン
ピュータは主にＴＶのチューナ制御を行い、付加的にＴ
Ｖの表示画面にチャンネル番号、音量レヘル等のキャラ
クタ表示を行う画面表示機能を有している。図において
ｌはＣＰＵであり、主にチューナ制御を行い、外部のＣ
ＰＩＩクロック発振器４からのＣＰＵクロックＣＫによ
り動作する。ＣＰＵクロック発生器４は水晶振動子を用
いてなり、その出力を適宜分周してＣＰＵクロックＣＫ
を生成する。
ータの構成を示すブロック図である。このマイクロコン
ピュータは主にＴＶのチューナ制御を行い、付加的にＴ
Ｖの表示画面にチャンネル番号、音量レヘル等のキャラ
クタ表示を行う画面表示機能を有している。図において
ｌはＣＰＵであり、主にチューナ制御を行い、外部のＣ
ＰＩＩクロック発振器４からのＣＰＵクロックＣＫによ
り動作する。ＣＰＵクロック発生器４は水晶振動子を用
いてなり、その出力を適宜分周してＣＰＵクロックＣＫ
を生成する。
ＣＰＵクロックＣＫは画面表示用クロック制御回路３に
も与えられ、特定周期の水平同期信号に同期した画面表
示用のクロックパルスを生成する。生成されたクロック
パルスは画面表示装置２に与えられ、画面表示装置２は
与えられたクロックパルスにより表示位置を制御してＴ
Ｖ等の表示画面にキャラクタを表示する。このように従
来のマイクロコンピュータではＣＰＵクロンクＣＫでＣ
ＰＵ ｌ及び画面表示装置２の双方を動作させていた
。
も与えられ、特定周期の水平同期信号に同期した画面表
示用のクロックパルスを生成する。生成されたクロック
パルスは画面表示装置２に与えられ、画面表示装置２は
与えられたクロックパルスにより表示位置を制御してＴ
Ｖ等の表示画面にキャラクタを表示する。このように従
来のマイクロコンピュータではＣＰＵクロンクＣＫでＣ
ＰＵ ｌ及び画面表示装置２の双方を動作させていた
。
（発明が解決しようとする課題〕
しかしながら１つのクロック（ＣＰＵクロンクＣＫ）で
ＣＰＵ １と画面表示装置２とを動作せセると、画面
表示装置２の動作周波数がＣＰＵクロックＣＫの周波数
で制限されるので、ＴＶ等の表示画面にキャラクタを表
示させる場合に、水平方向の表示位置を調節するのが困
難になるという問題があった。即ち、画面表示装置２の
動作クロックがＣＰＵクロックＣＫにより制御されるの
で、クロックパルス数により水平方向の表示位置を定め
る場合、表示位置がクロックパルス数によって一定に定
められてしまい、クロックパルス数が一定であると表示
位置を左右に調節できないことになる。
ＣＰＵ １と画面表示装置２とを動作せセると、画面
表示装置２の動作周波数がＣＰＵクロックＣＫの周波数
で制限されるので、ＴＶ等の表示画面にキャラクタを表
示させる場合に、水平方向の表示位置を調節するのが困
難になるという問題があった。即ち、画面表示装置２の
動作クロックがＣＰＵクロックＣＫにより制御されるの
で、クロックパルス数により水平方向の表示位置を定め
る場合、表示位置がクロックパルス数によって一定に定
められてしまい、クロックパルス数が一定であると表示
位置を左右に調節できないことになる。
また高品位ＴＶで用いられる倍スキヤン機能で文字表示
を行いたい場合、従来のＴＶでは水平同期信号の周期が
６３．５μｓｅｃであるのに対して高品位ＴＶではその
半分の３１．２５μｓｅｃであるので、動作周波数を２
倍にする必要がある。それにより画面表示機能を従来の
ＴＶと同様に用いることができるが、動作周波数がＣＰ
Ｕクロックの周波数に制限され２倍にできない場合は、
従来のＴＶの表示画面に表示されているキャラクタ数の
半分しか高品位ＴＶの表示画面に表示できないという問
題が生しることになる。即ち水平同期信号の異なる様々
なＴＶシステムに対応できないことになる。
を行いたい場合、従来のＴＶでは水平同期信号の周期が
６３．５μｓｅｃであるのに対して高品位ＴＶではその
半分の３１．２５μｓｅｃであるので、動作周波数を２
倍にする必要がある。それにより画面表示機能を従来の
ＴＶと同様に用いることができるが、動作周波数がＣＰ
Ｕクロックの周波数に制限され２倍にできない場合は、
従来のＴＶの表示画面に表示されているキャラクタ数の
半分しか高品位ＴＶの表示画面に表示できないという問
題が生しることになる。即ち水平同期信号の異なる様々
なＴＶシステムに対応できないことになる。
本発明は斯かる事情に鑑みなされたものであり、画面表
示装置の動作クロックとしてＣＰＵクロック又は別の画
面表示用発振器からのクロックを選択できると共に、種
々のクロック発振器を用いても動作可能なように切換え
ることができ、様々なシステムに応じて使用できるマイ
クロコンピュータを提供することを目的にする。
示装置の動作クロックとしてＣＰＵクロック又は別の画
面表示用発振器からのクロックを選択できると共に、種
々のクロック発振器を用いても動作可能なように切換え
ることができ、様々なシステムに応じて使用できるマイ
クロコンピュータを提供することを目的にする。
本発明に係るマイクロコンピュータは、画面表示手段を
動作させるクロックとしてＣＰＵを動作させる第１のク
ロック又は外部から入力された第２のクロックのいずれ
かを選択するようにしたものである。
動作させるクロックとしてＣＰＵを動作させる第１のク
ロック又は外部から入力された第２のクロックのいずれ
かを選択するようにしたものである。
〔作用］
本発明においては、画面表示手段の動作がｃｐｕを動作
させる第１のクロック又はそれと周期が異なる第２のク
ロックとの２つのクロックのいずれかで行われる。これ
によりＣＰ［Ｉの動作周波数に無関係に画面表示手段の
動作周波数を任意に変えることができる。
させる第１のクロック又はそれと周期が異なる第２のク
ロックとの２つのクロックのいずれかで行われる。これ
によりＣＰ［Ｉの動作周波数に無関係に画面表示手段の
動作周波数を任意に変えることができる。
〔実施例］
以下、本発明をその実施例を示す図面に基づいて詳述す
る。第１図は本発明に係るマイクロコンピュータの構成
を示すブロック図である。このマイクロコンピュータは
主にＴＶのチューナ制御を行い、付加的にＴＶの表示画
面にチャンネル番号、音量レベル等のキャラクタ表示を
行う画面表示機能を有している。図において１はＣＰＵ
であり、主にチューナ制御を行い、外部のＣＰＵクロッ
ク発振器４で生成される第１のクロックたるＣＰＩＪク
ロックＣＫにより動作する。ＣＰＵクロック発振器４は
水晶振動子を用いてなり、その出力を適宜分周してＣＰ
ＵクロックＣＫを生成する。ＣＰＵクロックＣＫはクロ
ックパルス選択回路８ａの一入力端子に与えられる。
る。第１図は本発明に係るマイクロコンピュータの構成
を示すブロック図である。このマイクロコンピュータは
主にＴＶのチューナ制御を行い、付加的にＴＶの表示画
面にチャンネル番号、音量レベル等のキャラクタ表示を
行う画面表示機能を有している。図において１はＣＰＵ
であり、主にチューナ制御を行い、外部のＣＰＵクロッ
ク発振器４で生成される第１のクロックたるＣＰＩＪク
ロックＣＫにより動作する。ＣＰＵクロック発振器４は
水晶振動子を用いてなり、その出力を適宜分周してＣＰ
ＵクロックＣＫを生成する。ＣＰＵクロックＣＫはクロ
ックパルス選択回路８ａの一入力端子に与えられる。
クロックパルス選択回路８ａの他入力端子には外付けの
画面表示用発振器５の第１発振器５ａからの第１クロツ
クパルスＣＫＩが与えられる。
画面表示用発振器５の第１発振器５ａからの第１クロツ
クパルスＣＫＩが与えられる。
第１発振器５ａは水晶振動子を用いたものであり、例え
は３１．２５ μｓｅｃの周期の第１クロツクパルスＣ
ＪＩを生成する。画面表示用発振器５は他にＲＣ発振回
路又はＬＣ発振回路からなる第２発振器５ｂを有してお
り、第２発振器５ｂは第２クロツクパルスＣＫ２を生成
する。クロックパルス選択回路８ａの選択結果のクロッ
クパルスは画面表示用クロック制御回路３に与えられ、
特定周期の信号である表示用の水平同期信号との同期が
はかられる。ＣＰＵクロック発振器４及び第１発振器５
ａに用いられる水晶振動子は安定した周波数のクロック
を発振できるが、発振を開始させるには水晶振動子に電
圧印加後、クロック発生までにわずかの時間ずれが生し
るので、通常発振を停止させずに用いる。このため、水
晶振動子で生成されたクロックを後述する画面表示装置
２の動作クロックとして用いる場合は、画面表示用クロ
ック制御回路３に一旦入力して水平同期信号のタイミン
グに合わせて発振を開始するようなりロックパルスを生
成する必要がある。
は３１．２５ μｓｅｃの周期の第１クロツクパルスＣ
ＪＩを生成する。画面表示用発振器５は他にＲＣ発振回
路又はＬＣ発振回路からなる第２発振器５ｂを有してお
り、第２発振器５ｂは第２クロツクパルスＣＫ２を生成
する。クロックパルス選択回路８ａの選択結果のクロッ
クパルスは画面表示用クロック制御回路３に与えられ、
特定周期の信号である表示用の水平同期信号との同期が
はかられる。ＣＰＵクロック発振器４及び第１発振器５
ａに用いられる水晶振動子は安定した周波数のクロック
を発振できるが、発振を開始させるには水晶振動子に電
圧印加後、クロック発生までにわずかの時間ずれが生し
るので、通常発振を停止させずに用いる。このため、水
晶振動子で生成されたクロックを後述する画面表示装置
２の動作クロックとして用いる場合は、画面表示用クロ
ック制御回路３に一旦入力して水平同期信号のタイミン
グに合わせて発振を開始するようなりロックパルスを生
成する必要がある。
生成されたクロックパルスはクロックパルス選択回路８
ｂの一入力端子に与えられる。クロックパルス選択回路
８ｂの他入力端子には画面表示用発振器５の第２発振器
５ｂからの第２クロツクパルスＣＫ２が与えられ、それ
らのいずれかを切換える。その選択結果のクロックパル
スは画面表示装置２に与えられ、与えられたクロックパ
ルスを動作クロックとして画面表示装置２が動作する。
ｂの一入力端子に与えられる。クロックパルス選択回路
８ｂの他入力端子には画面表示用発振器５の第２発振器
５ｂからの第２クロツクパルスＣＫ２が与えられ、それ
らのいずれかを切換える。その選択結果のクロックパル
スは画面表示装置２に与えられ、与えられたクロックパ
ルスを動作クロックとして画面表示装置２が動作する。
一方、ＣＰＵ １はメモリ６に格納されたソフトウェア
により動作する。メモリ６には後述するレジスタ７に格
納するデータが格納されており、ＣＰＵ１を介して前記
データがレジスタ７に与えられる。
により動作する。メモリ６には後述するレジスタ７に格
納するデータが格納されており、ＣＰＵ１を介して前記
データがレジスタ７に与えられる。
レジスタ７は８ビツトのレジスタであり、その例えば下
位３ビツトの値がクロックパルス選択回路８ａ、８ｂに
ＣＰＩＪ １の命令によって出力される。
位３ビツトの値がクロックパルス選択回路８ａ、８ｂに
ＣＰＩＪ １の命令によって出力される。
このような構成とすることによりＣＰＩＪＩはＣＰＵク
ロックＣＫで動作するが、画面表示装置２はＣＰＵクロ
ックＣＫ又は外付けの画面表示用発振器５からのクロッ
クパルスのいずれかを用いても動作可能なようにソフト
ウェア的に選択可能になる。
ロックＣＫで動作するが、画面表示装置２はＣＰＵクロ
ックＣＫ又は外付けの画面表示用発振器５からのクロッ
クパルスのいずれかを用いても動作可能なようにソフト
ウェア的に選択可能になる。
即ちＣＰＩＪＩがメモリ６に格納されたソフトウェアに
基づき、レジスタ７に命令を与え、レジスタ７から３ピ
ントの選択信号かクロックパルス選択回路８ａ、８ｂに
与えられる。
基づき、レジスタ７に命令を与え、レジスタ７から３ピ
ントの選択信号かクロックパルス選択回路８ａ、８ｂに
与えられる。
第２図はクロックパルス選択回路８ａ 、 ８ｂの一例
を示す回路図であり、レジスタ７から各クロックパルス
選択回路８ａ、８ｂにはレジスタ７の下位３ピントが選
択信号Ｒａ、Ｒｈ、Ｒｃとして与えられる。選択信号Ｒ
ａはクロックパルス選択回路８ａのナンドケート８１ａ
の一端及びインバータ９を介してクロックパルス選択回
路８ｂのナンドケート８１ｂ一端に与えられる。ナンド
ゲー）８１ａ、８１ｂの他端には画面表示用発振器５か
らのクロックパルスが与えられており、選択信号Ｒａが
１”のときにクロック選択回路８ａが制御され、選択信
号Ｒａが“Ｏ”のときクロック制御回路８ｂが制御され
る。ナントゲート８１ａ８１ｂの出力はアンドゲート８
３ａの一端に与えられ、その他端にはインバータ８２ａ
、 ８２ｂを介して選択信号Ｒｂ、 Ｒｃが各別に与
えられている。また選択信号Ｒｂ、Ｒｃはアントゲート
８４ａ、８４ｂの一端にも各別に与えられる。アンドゲ
ート８４ａの他端にはＣＰＬＩクロンクＣＫが、またア
ンドゲート８４ｂの他端には画面表示用クロック制御回
路３の出力クロックパルスが与えられる。アンドゲート
８３ａ、８４ａ 、８３ｂ、８４ｂの出力はノアゲー）
８５ａ、８５ｂに各別に与えられる。
を示す回路図であり、レジスタ７から各クロックパルス
選択回路８ａ、８ｂにはレジスタ７の下位３ピントが選
択信号Ｒａ、Ｒｈ、Ｒｃとして与えられる。選択信号Ｒ
ａはクロックパルス選択回路８ａのナンドケート８１ａ
の一端及びインバータ９を介してクロックパルス選択回
路８ｂのナンドケート８１ｂ一端に与えられる。ナンド
ゲー）８１ａ、８１ｂの他端には画面表示用発振器５か
らのクロックパルスが与えられており、選択信号Ｒａが
１”のときにクロック選択回路８ａが制御され、選択信
号Ｒａが“Ｏ”のときクロック制御回路８ｂが制御され
る。ナントゲート８１ａ８１ｂの出力はアンドゲート８
３ａの一端に与えられ、その他端にはインバータ８２ａ
、 ８２ｂを介して選択信号Ｒｂ、 Ｒｃが各別に与
えられている。また選択信号Ｒｂ、Ｒｃはアントゲート
８４ａ、８４ｂの一端にも各別に与えられる。アンドゲ
ート８４ａの他端にはＣＰＬＩクロンクＣＫが、またア
ンドゲート８４ｂの他端には画面表示用クロック制御回
路３の出力クロックパルスが与えられる。アンドゲート
８３ａ、８４ａ 、８３ｂ、８４ｂの出力はノアゲー）
８５ａ、８５ｂに各別に与えられる。
選択信号Ｒｂ及び同Ｒｃが“１”の場合はアントゲ−）
８４ａ、８４ｂ側の出力、即ちＣＰυクロック発振器４
からのＣＰＵクロンクＣＫが選択され、この場合、選択
信号Ｒａの“１”、 “０“に拘らず、ＣＰＵクロック
ＣＫが選択される。また選択信号Ｒａ＝ １ 、 Ｒｂ
＝ ０１Ｒｃ−１の場合、アンドゲート８３ａ、８４ｂ
側の出力、即ち画面表示用発振器５の第１発振器５ａか
らの第１クロツクパルスＣＫＩが選択される。また選択
信号Ｒａ＝Ｏ８Ｒｃ＝Ｏの場合は、アンドゲート８３ｂ
側の出力、即ち画面表示用発振器５の第２発振器５ｂか
らの第２クロツクパルス（Ｊ２が選択される。この場合
選択信号Ｒｂの“１”、“０”に拘らず、第２クロ、ク
パルスＣＫ２が選ｉ尺される。以トのことを第１表にま
とめて示す。
８４ａ、８４ｂ側の出力、即ちＣＰυクロック発振器４
からのＣＰＵクロンクＣＫが選択され、この場合、選択
信号Ｒａの“１”、 “０“に拘らず、ＣＰＵクロック
ＣＫが選択される。また選択信号Ｒａ＝ １ 、 Ｒｂ
＝ ０１Ｒｃ−１の場合、アンドゲート８３ａ、８４ｂ
側の出力、即ち画面表示用発振器５の第１発振器５ａか
らの第１クロツクパルスＣＫＩが選択される。また選択
信号Ｒａ＝Ｏ８Ｒｃ＝Ｏの場合は、アンドゲート８３ｂ
側の出力、即ち画面表示用発振器５の第２発振器５ｂか
らの第２クロツクパルス（Ｊ２が選択される。この場合
選択信号Ｒｂの“１”、“０”に拘らず、第２クロ、ク
パルスＣＫ２が選ｉ尺される。以トのことを第１表にま
とめて示す。
第１表
このようにレジスタ７内の値により、ＣＰＵクロックＣ
Ｋ又は外部の画面表示用発振器５のクロックを選択でき
ると共に、さらに画面表示用の２種のクロック（水晶振
動子又はＲＣ，ＬＣ発振回路）を選択できることになる
。
Ｋ又は外部の画面表示用発振器５のクロックを選択でき
ると共に、さらに画面表示用の２種のクロック（水晶振
動子又はＲＣ，ＬＣ発振回路）を選択できることになる
。
第３図は画面表示用発振器５として水晶振動子を用いた
第１発振器５ａが選択された場合のブロック図であり、
水晶振動子は前述した如く停止させずに用いるので画面
表示用クロック制御回路３に一旦入力し、水平同期信号
のタイミングに合わせて発振を開始するようにする。
第１発振器５ａが選択された場合のブロック図であり、
水晶振動子は前述した如く停止させずに用いるので画面
表示用クロック制御回路３に一旦入力し、水平同期信号
のタイミングに合わせて発振を開始するようにする。
第４図は画面表示用発振器５としてＲＣまたはＬＣ発振
回路を用いた第２発振器５ｂが選択された場合のブロッ
ク図であり、ＲＣ又はＬＣ発振回路の場合はクロック信
号を開始させても直ちにクロックパルスを生成すること
ができるので、画面表示用クロック制御回路３に人力す
る必要がなく、直接画面表示装置３の動作クロックに用
いることができる。
回路を用いた第２発振器５ｂが選択された場合のブロッ
ク図であり、ＲＣ又はＬＣ発振回路の場合はクロック信
号を開始させても直ちにクロックパルスを生成すること
ができるので、画面表示用クロック制御回路３に人力す
る必要がなく、直接画面表示装置３の動作クロックに用
いることができる。
このようにクロックパルス選択回路８ａ、８ｂを取付け
ることにより、ＣＰＵクロックＣＫの周波数に束縛され
ることがなくなり、画面表示装置２の動作クロックには
、画面表示用発振器５のクロックを用いることができ動
作周波数を容易に変更することができる。
ることにより、ＣＰＵクロックＣＫの周波数に束縛され
ることがなくなり、画面表示装置２の動作クロックには
、画面表示用発振器５のクロックを用いることができ動
作周波数を容易に変更することができる。
またクロックパルス選択回路を画面表示用クロンク制御
回路の前後に設けることにより、画面表示用発振には水
晶振動子、ＲＣ発振回路、ＬＣ発振回路のいずれでも使
用可能である。さらに画面表示装置２の動作クロックと
してＣＰロクロツタを選択しても動作できるので、その
場合、画面表示用発振器を外付けする必要がなくなり、
ピン数を少なくすることができる。
回路の前後に設けることにより、画面表示用発振には水
晶振動子、ＲＣ発振回路、ＬＣ発振回路のいずれでも使
用可能である。さらに画面表示装置２の動作クロックと
してＣＰロクロツタを選択しても動作できるので、その
場合、画面表示用発振器を外付けする必要がなくなり、
ピン数を少なくすることができる。
この発明のマイクロコンピュータを用いることにより、
ＴＶのシステム設計者は画面表示装置の動作クロックの
パルス発生源を幾通りにも選択できることになる。
ＴＶのシステム設計者は画面表示装置の動作クロックの
パルス発生源を幾通りにも選択できることになる。
〔発明の効果］
以上説明したとおり、本発明によれば、ＣＰＵを動作さ
せる第１のクロックとそれと周期の異なる第２のクロッ
クとのいずれかを選択する選択手段を設けたので、画面
表示手段を第１のクロ・７りと異なる周波数のクロック
で動作させたい場合は、第２のクロックを選択し動作さ
せることができると共に、第２のクロックとして水平同
期信号への同期、非同期に拘らず種々の発振子を用いた
発振器を用いることができ、様々なシステムの設計に応
じた使用が可能になる等優れた効果を奏する。
せる第１のクロックとそれと周期の異なる第２のクロッ
クとのいずれかを選択する選択手段を設けたので、画面
表示手段を第１のクロ・７りと異なる周波数のクロック
で動作させたい場合は、第２のクロックを選択し動作さ
せることができると共に、第２のクロックとして水平同
期信号への同期、非同期に拘らず種々の発振子を用いた
発振器を用いることができ、様々なシステムの設計に応
じた使用が可能になる等優れた効果を奏する。
第１図は本発明に係るマイクロコンピュータの構成を示
すブロック図、第２図はクロックパルス選択回路の構成
を主に示すブロック図、第３図、第４図はクロックパル
ス選択回路が画面表示用発振器を選択したときの構成を
示す図、第５回は従来のマイクロコンピュータの構成を
示すブロック図である。 １・・・ＣＰＩ＋ ２・・・画面表示装置 ４・・・
ｃｐｕクロ、。 り発振器 ５・・・画面表示用発振器 ８ａ、８ｂ・・
・クロックパルス選択回路 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄ｂ 第 図 −（自発） 特許守長官殿 １、事件の表示 正 持願嶋 ２−２０４１２４号 ２８発明の名称 マイクロコンピュータ ３、補正をする者 代表者 第 図 ５、補正の対象 明細書の「発明の詳細な説明ｊの欄及び図面６、補正の
内容 ６１明細書の「発明の詳細な説明」の欄（１）明細書の
第６頁第６行目に「例えば３１．２５μｓｅｃの周期の
第１クロツクパルス」とあるのを「第１クロツクパルス
」と訂正する。 （２）明細書の第７頁第７行目に「第２発振器５ｂから
の第２クロツクパルス」とあるのを「第２発振器５ｂか
らの水平同期信号に同期させた第２クロツクパルス」と
訂正する。 （３ン 明細書の第８頁第２０行目に「レジスタ７は
８ビツトの］とあるのを「レジスタ７は例えば８ビツト
の」と訂正する。 （４） 明細書の第８頁第２０行目に「アントゲ−）
８３ａの」とあるのを「アンドゲート８３ａ、８３ｂ
の」と訂正する。 （５） 明細書の第１０頁の第１表を下記の如くに訂
正する。
すブロック図、第２図はクロックパルス選択回路の構成
を主に示すブロック図、第３図、第４図はクロックパル
ス選択回路が画面表示用発振器を選択したときの構成を
示す図、第５回は従来のマイクロコンピュータの構成を
示すブロック図である。 １・・・ＣＰＩ＋ ２・・・画面表示装置 ４・・・
ｃｐｕクロ、。 り発振器 ５・・・画面表示用発振器 ８ａ、８ｂ・・
・クロックパルス選択回路 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄ｂ 第 図 −（自発） 特許守長官殿 １、事件の表示 正 持願嶋 ２−２０４１２４号 ２８発明の名称 マイクロコンピュータ ３、補正をする者 代表者 第 図 ５、補正の対象 明細書の「発明の詳細な説明ｊの欄及び図面６、補正の
内容 ６１明細書の「発明の詳細な説明」の欄（１）明細書の
第６頁第６行目に「例えば３１．２５μｓｅｃの周期の
第１クロツクパルス」とあるのを「第１クロツクパルス
」と訂正する。 （２）明細書の第７頁第７行目に「第２発振器５ｂから
の第２クロツクパルス」とあるのを「第２発振器５ｂか
らの水平同期信号に同期させた第２クロツクパルス」と
訂正する。 （３ン 明細書の第８頁第２０行目に「レジスタ７は
８ビツトの］とあるのを「レジスタ７は例えば８ビツト
の」と訂正する。 （４） 明細書の第８頁第２０行目に「アントゲ−）
８３ａの」とあるのを「アンドゲート８３ａ、８３ｂ
の」と訂正する。 （５） 明細書の第１０頁の第１表を下記の如くに訂
正する。
Claims (1)
- （１）外部から与えられた第１のクロックで動作するＣ
ＰＵと、特定周期の信号に同期したクロックで動作し、
表示画面に文字、記号等のキャラクタを表示させる画面
表示手段とを備えたマイクロコンピュータにおいて、 第１のクロック又は第１のクロックと周期 が異なり、外部の画面表示用発振器にて生成された第２
のクロックを選択する選択手段と、該選択手段の選択動
作を制御する手段とを 備え、 前記画面表示手段は前記特定周期の信号と 同期した選択されたクロックで動作すべくなしてあるこ
とを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204124A JP2715179B2 (ja) | 1990-07-30 | 1990-07-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204124A JP2715179B2 (ja) | 1990-07-30 | 1990-07-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486788A true JPH0486788A (ja) | 1992-03-19 |
| JP2715179B2 JP2715179B2 (ja) | 1998-02-18 |
Family
ID=16485222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204124A Expired - Fee Related JP2715179B2 (ja) | 1990-07-30 | 1990-07-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715179B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846729A (ja) * | 1981-09-12 | 1983-03-18 | Japan Radio Co Ltd | 周波数帯自動同調可変周波数発振器 |
| JPS58106594A (ja) * | 1981-12-19 | 1983-06-24 | 株式会社東芝 | デジタル回路 |
| JPS60202480A (ja) * | 1984-03-27 | 1985-10-12 | パイオニア株式会社 | 画面制御方法 |
| JPS622792A (ja) * | 1985-06-27 | 1987-01-08 | Sharp Corp | 映像変換装置 |
| JPS63142453A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01142227U (ja) * | 1988-03-23 | 1989-09-29 |
-
1990
- 1990-07-30 JP JP2204124A patent/JP2715179B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846729A (ja) * | 1981-09-12 | 1983-03-18 | Japan Radio Co Ltd | 周波数帯自動同調可変周波数発振器 |
| JPS58106594A (ja) * | 1981-12-19 | 1983-06-24 | 株式会社東芝 | デジタル回路 |
| JPS60202480A (ja) * | 1984-03-27 | 1985-10-12 | パイオニア株式会社 | 画面制御方法 |
| JPS622792A (ja) * | 1985-06-27 | 1987-01-08 | Sharp Corp | 映像変換装置 |
| JPS63142453A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01142227U (ja) * | 1988-03-23 | 1989-09-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2715179B2 (ja) | 1998-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2809180B2 (ja) | 液晶表示装置 | |
| KR100574956B1 (ko) | 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법 | |
| JPH0486788A (ja) | マイクロコンピュータ | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JP2956738B2 (ja) | 映像表示装置およびコンピュータ | |
| JP2630092B2 (ja) | 画像表示装置及び画像表示装置のためのクロック信号生成回路 | |
| JP3247595B2 (ja) | 液晶表示映像信号生成装置 | |
| JPH0452882A (ja) | 画面表示機能搭載マイクロコンピューター | |
| JPS63121365A (ja) | 文字表示制御回路 | |
| JPH04178711A (ja) | マイクロプロセッサ装置 | |
| KR880001534B1 (ko) | 중첩화면 발생회로의 스위칭 제어방법 | |
| JPS625678Y2 (ja) | ||
| JPH086546A (ja) | オンスクリーンディスプレイの表示制御方法及びその 制御装置 | |
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| KR100233648B1 (ko) | 룩업테이블을 이용한 화면변화장치 | |
| KR0152930B1 (ko) | 동기신호 안정화 회로 | |
| KR790001245B1 (ko) | 한글 모아쓰기 및 영문겸용 CRT(Cathode Ray Tube) 단말장치의 문자정보 합성방식 | |
| JPH03154119A (ja) | キー入力装置 | |
| JPH06276433A (ja) | ピクチャー・イン・ピクチャー信号処理回路 | |
| JPS6168294U (ja) | ||
| JPH02268358A (ja) | マイクロコンピュータ | |
| JPH04191884A (ja) | 液晶表示駆動装置 | |
| JPH10161623A (ja) | 文字表示装置の表示制御回路およびその制御方法 | |
| KR980010736A (ko) | 마이콤을 이용한 수직 싱크 신호 및 수평 싱크 신호 발생방법 | |
| JPH01282594A (ja) | 画面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |