JPH048823B2 - - Google Patents
Info
- Publication number
- JPH048823B2 JPH048823B2 JP60127608A JP12760885A JPH048823B2 JP H048823 B2 JPH048823 B2 JP H048823B2 JP 60127608 A JP60127608 A JP 60127608A JP 12760885 A JP12760885 A JP 12760885A JP H048823 B2 JPH048823 B2 JP H048823B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- time
- counter
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセツサ応用機器のソフト
ウエア開発時等に有用なパフオーマンスアナライ
ザの改良に関する。
ウエア開発時等に有用なパフオーマンスアナライ
ザの改良に関する。
（従来の技術）
従来より、マイクロプロセツサのプログラム処
理時間を測定することのできるパフオーマンスア
ナライザがある。
理時間を測定することのできるパフオーマンスア
ナライザがある。
このアナライザは、マイクロプロセツサ応用機
器のソフトウエア開発等において実行時間短縮や
処理性能の向上を目指すために利用されている。
例えば第２図に示すように作成されたプログラム
のＡ、B2点間を通過する時間を測定した場合、
実行条件の変化等で測定した時間に違いのでるこ
とがある。そこで、このような場合にはＡ、Ｂ間
の時間を連続的に測定し、その最大値と最小値を
演算により求め、それをCRTデイスプレイ等に
出力している。
器のソフトウエア開発等において実行時間短縮や
処理性能の向上を目指すために利用されている。
例えば第２図に示すように作成されたプログラム
のＡ、B2点間を通過する時間を測定した場合、
実行条件の変化等で測定した時間に違いのでるこ
とがある。そこで、このような場合にはＡ、Ｂ間
の時間を連続的に測定し、その最大値と最小値を
演算により求め、それをCRTデイスプレイ等に
出力している。
（発明が解決しようとする問題点）
しかしながら、従来のパフオーマンスアナライ
ザでは、Ａ、Ｂ間の時間測定後に最大値と最小値
の演算及び出力を行つていて、その期間中には時
間測定が行われないため、この期間にプログラム
がＡ、Ｂ間を通過した場合には見逃され測定され
ないという状態があつた。
ザでは、Ａ、Ｂ間の時間測定後に最大値と最小値
の演算及び出力を行つていて、その期間中には時
間測定が行われないため、この期間にプログラム
がＡ、Ｂ間を通過した場合には見逃され測定され
ないという状態があつた。
このためプログラム設計者は、正確なパフオー
マンスを測定する場合やごくまれにしか起きない
現象の時間を測定しようとする場合は、長時間連
続的に測定しなければならず、またそのデータの
正確さを判断することが困難であるという問題が
あつた。
マンスを測定する場合やごくまれにしか起きない
現象の時間を測定しようとする場合は、長時間連
続的に測定しなければならず、またそのデータの
正確さを判断することが困難であるという問題が
あつた。
本発明の目的は、この様な点に鑑み、プログラ
ムの２点間の通過時間を連続的に測定する際、プ
ログラムの通過を取り逃がすことなく総べて測定
することを可能としたパフオーマンスアナライザ
を提供することにある。
ムの２点間の通過時間を連続的に測定する際、プ
ログラムの通過を取り逃がすことなく総べて測定
することを可能としたパフオーマンスアナライザ
を提供することにある。
（問題点を解決するための手段）
この様な目的を達成するために本発明では、
ターゲツトマイクロプロセツサからアドレス情
報を受け取るデータレジスタと、 ターゲツトマイクロプロセツサで実行するプロ
グラムの実行時間測定の先頭アドレス及び最終ア
ドレスが設定され前記データレジスタから与えら
れるアドレスがこのアドレス間にあるか否かを検
出するアドレス検出手段と、 クロツクを計数して時間計測を行う第１及び第
２のカウンタと、 前記実行時間測定の最終アドレスが検出される
ごとに反転するフリツプフロツプと、 前記アドレス検出手段の出力に関連して、前記
第１のカウンタと第２のカウンタの時間計測動作
が交互に行われるように制御する手段と、 を具備し、前記ターゲツトマイクロプロセツサの
プログラム実行時間を連続的に測定し、その測定
値の最大値と最小値を演算する際、ターゲツトプ
ログラムの実行を取り逃がすことなく総べて測定
することを特徴とする。
報を受け取るデータレジスタと、 ターゲツトマイクロプロセツサで実行するプロ
グラムの実行時間測定の先頭アドレス及び最終ア
ドレスが設定され前記データレジスタから与えら
れるアドレスがこのアドレス間にあるか否かを検
出するアドレス検出手段と、 クロツクを計数して時間計測を行う第１及び第
２のカウンタと、 前記実行時間測定の最終アドレスが検出される
ごとに反転するフリツプフロツプと、 前記アドレス検出手段の出力に関連して、前記
第１のカウンタと第２のカウンタの時間計測動作
が交互に行われるように制御する手段と、 を具備し、前記ターゲツトマイクロプロセツサの
プログラム実行時間を連続的に測定し、その測定
値の最大値と最小値を演算する際、ターゲツトプ
ログラムの実行を取り逃がすことなく総べて測定
することを特徴とする。
（実施例）
以下図面を用いて本発明を詳しく説明する。第
１図は本発明に係るパフオーマンスアナライザの
要部構成図である。図において、１はターゲツト
システム２０内の対象のマイクロプロセツサ（以
下ターゲツトμPと略す）２１のアドレス情報を
取り込むデータレジスタ、２は第１のアドレスコ
ンパレータ、３は第２のアドレスコンパレータ、
４及び５はJKフリツプフロツプ、６及び７はア
ンド（AND）ゲート、８は第１のカウンタ、９
は第２のカウンタ、１０はコントロールCPU
（CPUは中央処理装置の略）である。
１図は本発明に係るパフオーマンスアナライザの
要部構成図である。図において、１はターゲツト
システム２０内の対象のマイクロプロセツサ（以
下ターゲツトμPと略す）２１のアドレス情報を
取り込むデータレジスタ、２は第１のアドレスコ
ンパレータ、３は第２のアドレスコンパレータ、
４及び５はJKフリツプフロツプ、６及び７はア
ンド（AND）ゲート、８は第１のカウンタ、９
は第２のカウンタ、１０はコントロールCPU
（CPUは中央処理装置の略）である。
第１のアドレスコンパレータ２は、予め測定す
る先頭アドレスがコントロールCPU（CPUは中央
処理装置の略）１０より設定され、データレジス
タ１の出力アドレス（ADとする）がＡに一致し
た時フリツプフロツプ４をセツトする信号を出力
する。
る先頭アドレスがコントロールCPU（CPUは中央
処理装置の略）１０より設定され、データレジス
タ１の出力アドレス（ADとする）がＡに一致し
た時フリツプフロツプ４をセツトする信号を出力
する。
他方、第２のアドレスコンパレータ３も予め測
定を終了するアドレスＢが設定されていて、AD
がＢに一致したとき、フリツプフロツプ４をリセ
ツトするリセツト信号を送出するようになつてい
る。要するに、この第１と第２のアドレスコンパ
レータからなる部分は、アドレスがＡ、Ｂ間にあ
るか否かを検出するアドレス検出手段として機能
している。
定を終了するアドレスＢが設定されていて、AD
がＢに一致したとき、フリツプフロツプ４をリセ
ツトするリセツト信号を送出するようになつてい
る。要するに、この第１と第２のアドレスコンパ
レータからなる部分は、アドレスがＡ、Ｂ間にあ
るか否かを検出するアドレス検出手段として機能
している。
データレジスタ１及びアドレス検出用フリツプ
フロツプ４にはターゲツトμP用のクロツクが与
えられており、このクロツクのタイミングに同期
してアドレス検出動作が行われるようになつてい
る。フリツプフロツプ４の出力はフリツプフロツ
プ５のクロツク入力に接続され、フリツプフロツ
プ４の出力が立上がる毎にフリツプフロツプ５の
出力が反転するように動作する。
フロツプ４にはターゲツトμP用のクロツクが与
えられており、このクロツクのタイミングに同期
してアドレス検出動作が行われるようになつてい
る。フリツプフロツプ４の出力はフリツプフロツ
プ５のクロツク入力に接続され、フリツプフロツ
プ４の出力が立上がる毎にフリツプフロツプ５の
出力が反転するように動作する。
フリツプフロツプ５のＱ出力と出力はそれぞ
れ２入力ANDゲート６及び７の第１の入力に与
えられ、第２の入力は両方のゲートともフリツプ
フロツプ４の出力より与えられている。
れ２入力ANDゲート６及び７の第１の入力に与
えられ、第２の入力は両方のゲートともフリツプ
フロツプ４の出力より与えられている。
ANDゲート６の出力は第１のカウンタ８のゲ
ート端子Ｇに与えられ、この信号がHIGH（以下
“Ｈ”の時第１のカウンタは基本クロツクにより
カウント動作を行う。同様にANDゲート７の出
力は第２のカウンタ９のゲート端子Ｇに与えら
れ、カウンタ８と同様の動作をする。
ート端子Ｇに与えられ、この信号がHIGH（以下
“Ｈ”の時第１のカウンタは基本クロツクにより
カウント動作を行う。同様にANDゲート７の出
力は第２のカウンタ９のゲート端子Ｇに与えら
れ、カウンタ８と同様の動作をする。
カウンタ８及び９の出力は、コントロール
CPUに接続され、CPUにより読み取られる。ま
た、フリツプフロツプ４の出力はコントロール
CPU１０の割込信号としても与えられる。
CPUに接続され、CPUにより読み取られる。ま
た、フリツプフロツプ４の出力はコントロール
CPU１０の割込信号としても与えられる。
このような構成における動作を次に説明する。
ターゲツトプログラムが第２図のように実行され
ている場合の動作を説明する。走行中のターゲツ
トμPのアドレス情報は、ターゲツトμPの動作タ
イミングに同期してデータレジスタ１に記憶され
る。記憶されたアドレスADは、アドレスコンパ
レータ２，３へ送出される。
ターゲツトプログラムが第２図のように実行され
ている場合の動作を説明する。走行中のターゲツ
トμPのアドレス情報は、ターゲツトμPの動作タ
イミングに同期してデータレジスタ１に記憶され
る。記憶されたアドレスADは、アドレスコンパ
レータ２，３へ送出される。
ターゲツトμPで実行のプログラムのアドレス
ADが進み、AD＝Ａ（Ａはコンパレータに予め設
定された値）になつた時点でフリツプフロツプ４
はアドレスコンパレータ２の出力によりセツトさ
れ、Ｑ出力が“Ｈ”レベルに反転する（第３図の
ロ）。
ADが進み、AD＝Ａ（Ａはコンパレータに予め設
定された値）になつた時点でフリツプフロツプ４
はアドレスコンパレータ２の出力によりセツトさ
れ、Ｑ出力が“Ｈ”レベルに反転する（第３図の
ロ）。
フリツプフロツプ５の出力Ｑが第３図ロのよう
に予め“Ｌ”レベルにクリアされている（出力
は“Ｈ”レベルとなつている）ため、フリツプフ
ロツプ４のＱ出力が“Ｈ”レベルになるとゲート
７の出力が“Ｈ”レベルとなり、カウンタ９は第
４図のホに示すように基本クロツクCLKの計数
動作を開始する。
に予め“Ｌ”レベルにクリアされている（出力
は“Ｈ”レベルとなつている）ため、フリツプフ
ロツプ４のＱ出力が“Ｈ”レベルになるとゲート
７の出力が“Ｈ”レベルとなり、カウンタ９は第
４図のホに示すように基本クロツクCLKの計数
動作を開始する。
更に、アドレスADが進み、AD＝Ｂ（Ｂはコン
パレータ３に予め設定された値）になると（第３
図イ）、フリツプフロツプ４はアドレスコンパレ
ータ３の出力でリセツトされ、Ｑ出力が“Ｌ”レ
ベルに反転する。これによりゲート７の出力が
“Ｌ”レベルとなり、カウンタ９の計数動作は停
止する。同時に、CPUにはフリツプフロツプ４
からのＱ出力による割り込みがかかり、カウンタ
９の計数動作停止を間接的に認知する。
パレータ３に予め設定された値）になると（第３
図イ）、フリツプフロツプ４はアドレスコンパレ
ータ３の出力でリセツトされ、Ｑ出力が“Ｌ”レ
ベルに反転する。これによりゲート７の出力が
“Ｌ”レベルとなり、カウンタ９の計数動作は停
止する。同時に、CPUにはフリツプフロツプ４
からのＱ出力による割り込みがかかり、カウンタ
９の計数動作停止を間接的に認知する。
他方これと同時に、フリツプフロツプ５はその
入力クロツクが立下がるため出力Ｑが反転し、
“Ｈ”レベルとなる。この後、アドレスが進み、
再びAD＝Ａになると、フリツプフロツプ４のＱ
出力が“Ｈ”レベルとなり、これによりゲート６
の出力が“Ｈ”レベルとなるためカウンタ８が基
本クロツクCLKの計数動作を開始する。この時
ゲート７の出力が“Ｌ”レベルのためカウンタ９
は計数動作を行わず、以前の計数値を保持してい
る。
入力クロツクが立下がるため出力Ｑが反転し、
“Ｈ”レベルとなる。この後、アドレスが進み、
再びAD＝Ａになると、フリツプフロツプ４のＱ
出力が“Ｈ”レベルとなり、これによりゲート６
の出力が“Ｈ”レベルとなるためカウンタ８が基
本クロツクCLKの計数動作を開始する。この時
ゲート７の出力が“Ｌ”レベルのためカウンタ９
は計数動作を行わず、以前の計数値を保持してい
る。
一方CPU１０は、前記割り込みを受けると、
カウンタ９の出力を読取つた後カウンタをクリア
し、更に最大と最小の演算処理を行い、そのデー
タをCPU内のメモリにストアして割り込み処理
を終了する。もし、この割り込み処理の途中で
AD＝Ａとなつたとしても、前記のようにカウン
タ９は計数動作を行わないため、正しいデータを
得ることができ、更にカウンタ８の方が計数動作
を開始するため次の測定時間を取り逃がすことは
ない。CPU１０は、メインプログラム（割り込
み以外のプログラム）を実行して、割り込み処理
でストアされた演算データをCRT表示器等に出
力する ことによりプログラム作成者に測定データを知ら
せる。
カウンタ９の出力を読取つた後カウンタをクリア
し、更に最大と最小の演算処理を行い、そのデー
タをCPU内のメモリにストアして割り込み処理
を終了する。もし、この割り込み処理の途中で
AD＝Ａとなつたとしても、前記のようにカウン
タ９は計数動作を行わないため、正しいデータを
得ることができ、更にカウンタ８の方が計数動作
を開始するため次の測定時間を取り逃がすことは
ない。CPU１０は、メインプログラム（割り込
み以外のプログラム）を実行して、割り込み処理
でストアされた演算データをCRT表示器等に出
力する ことによりプログラム作成者に測定データを知ら
せる。
このようにして２つのカウンタ８と９を交互に
計数させながら、出力データをCPU１０にて読
み取り、演算処理することによつてパフオーマン
スを測定する。
計数させながら、出力データをCPU１０にて読
み取り、演算処理することによつてパフオーマン
スを測定する。
なお、第１図の実施例では、ターゲツトプログ
ラムの流れを理解しやすくするためターゲツトア
ドレスについてのみ記述したが、ターゲツトμP
のデータやステータスも含めて同様に実現するこ
とができる。
ラムの流れを理解しやすくするためターゲツトア
ドレスについてのみ記述したが、ターゲツトμP
のデータやステータスも含めて同様に実現するこ
とができる。
また、アドレスコンパレータ２及び３は、第１
図の構成に限定されるものではなく、例えば通常
RAM（ランダム・アクセス・メモリ）が利用さ
れ、そこにアドレスデータの設定がバイナリ型式
で設定でき、かつ１ビツト毎に０，１，×（×はド
ントケア（don′t care）を意味する）の設定が可
能なように構成されたコンパレータを採用する
と、より木目の細かいパフオーマンス測定が可能
となる。
図の構成に限定されるものではなく、例えば通常
RAM（ランダム・アクセス・メモリ）が利用さ
れ、そこにアドレスデータの設定がバイナリ型式
で設定でき、かつ１ビツト毎に０，１，×（×はド
ントケア（don′t care）を意味する）の設定が可
能なように構成されたコンパレータを採用する
と、より木目の細かいパフオーマンス測定が可能
となる。
（発明の効果）
以上説明したように、本発明によれば、プログ
ラムの２点間の通過時間を連続的に測定する際、
プログラムの通過を取り逃がすことなく測定でき
るため、正確なパフオーマンス測定が可能とな
る。
ラムの２点間の通過時間を連続的に測定する際、
プログラムの通過を取り逃がすことなく測定でき
るため、正確なパフオーマンス測定が可能とな
る。
第１図は本発明に係るパフオーマンスアナライ
ザの要部構成図、第２図は動作を説明するための
フローチヤート、第３図は動作を説明するための
タイムチヤートである。 １…データレジスタ、２…第１のアドレスコン
パレータ、３…第２のアドレスコンパレータ、
４，５…JKフリツプフロツプ、６，７…アンド
ゲート、８…第１のカウンタ、９…第２のカウン
タ、１０…コントロールCPU、２０…ターゲツ
トシステム、２１…ターゲツトμP。
ザの要部構成図、第２図は動作を説明するための
フローチヤート、第３図は動作を説明するための
タイムチヤートである。 １…データレジスタ、２…第１のアドレスコン
パレータ、３…第２のアドレスコンパレータ、
４，５…JKフリツプフロツプ、６，７…アンド
ゲート、８…第１のカウンタ、９…第２のカウン
タ、１０…コントロールCPU、２０…ターゲツ
トシステム、２１…ターゲツトμP。
Claims (1)
- 【特許請求の範囲】 １ ターゲツトマイクロプロセツサからアドレス
情報を受け取るデータレジスタと、 ターゲツトマイクロプロセツサで実行するプロ
グラムの実行時間測定の先頭アドレス及び最終ア
ドレスが設定され前記データレジスタから与えら
れるアドレスがこのアドレス間にあるか否かを検
出するアドレス検出手段と、 クロツクを計数して時間計測を行う第１及び第
２のカウンタと、 前記実行時間測定の最終アドレスが検出される
ごとに反転するフリツプフロツプと、 前記アドレス検出手段の出力に関連して、前記
第１のカウンタと第２のカウンタの時間計測動作
が交互に行われるように制御する手段と、 を具備し、前記ターゲツトマイクロプロセツサの
プログラム実行時間を連続的に測定し、その測定
値の最大値と最小値を演算する際、ターゲツトプ
ログラムの実行を取り逃がすことなく総べて測定
することを特徴とするパフオーマンスアナライ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60127608A JPS61285551A (ja) | 1985-06-12 | 1985-06-12 | パフォ−マンスアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60127608A JPS61285551A (ja) | 1985-06-12 | 1985-06-12 | パフォ−マンスアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61285551A JPS61285551A (ja) | 1986-12-16 |
| JPH048823B2 true JPH048823B2 (ja) | 1992-02-18 |
Family
ID=14964294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60127608A Granted JPS61285551A (ja) | 1985-06-12 | 1985-06-12 | パフォ−マンスアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61285551A (ja) |
-
1985
- 1985-06-12 JP JP60127608A patent/JPS61285551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61285551A (ja) | 1986-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4206346A (en) | System for gathering data representing the number of event occurrences | |
| JPH048823B2 (ja) | ||
| JPH04346069A (ja) | 速度信号生成回路 | |
| JPH0271190A (ja) | 計算機システムの時間校正方式 | |
| JPS61267858A (ja) | マイクロコンピユ−タ | |
| JPS61161551A (ja) | パフオ−マンスアナライザ | |
| JPH0229457Y2 (ja) | ||
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPS62239247A (ja) | 電子計算機 | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| JPH0251749A (ja) | プロセッサ使用率測定回路 | |
| JP2998185B2 (ja) | 速度検出装置 | |
| JPH0357970A (ja) | パルス入力装置 | |
| JP2663482B2 (ja) | 測定回路 | |
| JPH0635998B2 (ja) | キャプチャ装置 | |
| JP3068317B2 (ja) | マイクロコンピュータ | |
| JPH0510995A (ja) | パルス幅測定装置 | |
| JPH02244346A (ja) | モニタオーバヘッド測定方式 | |
| JPH038005A (ja) | タイマ制御方式 | |
| JPH0498540A (ja) | プロセッサ負荷監視方式 | |
| JPS61276039A (ja) | プロセツサ使用率測定方式 | |
| JPH05333956A (ja) | タイマ回路 | |
| JPH0933579A (ja) | 周期測定回路 | |
| JPH0535889A (ja) | マイクロプロセツサ回路 | |
| JPH04349543A (ja) | プログラム処理時間の測定方式 |