JPH0492945A - 入出力制御装置の接続制御方式 - Google Patents
入出力制御装置の接続制御方式Info
- Publication number
- JPH0492945A JPH0492945A JP20786190A JP20786190A JPH0492945A JP H0492945 A JPH0492945 A JP H0492945A JP 20786190 A JP20786190 A JP 20786190A JP 20786190 A JP20786190 A JP 20786190A JP H0492945 A JPH0492945 A JP H0492945A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- host device
- level
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数の上位装置と接続可能な入出力制御装置の接続制御
方式に関し、 一次停止時した上位装置への割り込み要求を抑止して、
システムを正常に動作させ、上位装置とのインタフェー
スの信頼性が向上することを目的とし、 接続可能な複数の上位装置のチャネルいずれかを入出力
制御装置に接続してその上位装置よりのコマンドに応じ
て入出力装置のデータ入出力を制御する入出力制御装置
の接続制御方式において、該入出力制御装置に接続され
た上位装置より該上位装置の停止を通知するストップコ
マンドを発行し、オペレーショナルアウト信号で該上位
装置のチャネルの動作停止を指示した後、該上位装置を
停止し、入出力制御装置で該上位装置よりのストップコ
マンドを認識したとき該オペレーションナルアウト信号
によるシステムリセットを抑止し、かつ、該オペレーシ
ョナルアウト信号により該上位装置への割込み要求を抑
止し、該上位装置のチャネルの動作停止によって該上位
装置との接続を切離し可能とするよう構成する。
方式に関し、 一次停止時した上位装置への割り込み要求を抑止して、
システムを正常に動作させ、上位装置とのインタフェー
スの信頼性が向上することを目的とし、 接続可能な複数の上位装置のチャネルいずれかを入出力
制御装置に接続してその上位装置よりのコマンドに応じ
て入出力装置のデータ入出力を制御する入出力制御装置
の接続制御方式において、該入出力制御装置に接続され
た上位装置より該上位装置の停止を通知するストップコ
マンドを発行し、オペレーショナルアウト信号で該上位
装置のチャネルの動作停止を指示した後、該上位装置を
停止し、入出力制御装置で該上位装置よりのストップコ
マンドを認識したとき該オペレーションナルアウト信号
によるシステムリセットを抑止し、かつ、該オペレーシ
ョナルアウト信号により該上位装置への割込み要求を抑
止し、該上位装置のチャネルの動作停止によって該上位
装置との接続を切離し可能とするよう構成する。
本発明は入出力制御装置の接続制御方式に関し、複数の
上位装置と接続可能な入出力制御装置の接続制御方式に
関する。
上位装置と接続可能な入出力制御装置の接続制御方式に
関する。
磁気テープ装置、磁気ディスク装置等の入出力装置を制
御する入出力制御装置には複数の上位装置のいずれかと
接続され、複数の上位装置に対して入出力を行なうもの
がある。このような入出力制御装置では複数の上位装置
とのインターフェースにおける信頼性を確保する必要が
ある。
御する入出力制御装置には複数の上位装置のいずれかと
接続され、複数の上位装置に対して入出力を行なうもの
がある。このような入出力制御装置では複数の上位装置
とのインターフェースにおける信頼性を確保する必要が
ある。
第４図は従来の方式のシステム構成図を示す。
同図中、入出力制御装！１０の接続インターフェース部
１０ａ、Ｊｏｂ夫々は上位装置１１゜１２夫々のチャネ
ルｌｌａ、１２ａに接続可能とされており、上位装置Ｉ
Ｉ、１２のいずれか一方と接続してそのコマンドに応じ
入出力装ｆｉｌ１３のデータ人圧力を制御する。
１０ａ、Ｊｏｂ夫々は上位装置１１゜１２夫々のチャネ
ルｌｌａ、１２ａに接続可能とされており、上位装置Ｉ
Ｉ、１２のいずれか一方と接続してそのコマンドに応じ
入出力装ｆｉｌ１３のデータ人圧力を制御する。
上位装置１１が入出力制御装置１０に接続された状態で
、第５図（Ａ）のＨレベル期間に入出力を一時的に停止
（例えば５〜１０秒）しようとしたとき、チャネルｌｌ
ａは第５図（Ｂ）に示す如く上位装置１１の停止から期
間Ｔ遅れて停止する。
、第５図（Ａ）のＨレベル期間に入出力を一時的に停止
（例えば５〜１０秒）しようとしたとき、チャネルｌｌ
ａは第５図（Ｂ）に示す如く上位装置１１の停止から期
間Ｔ遅れて停止する。
上記期間Ｔにおいて入出力制御装置１ｏの接続インター
フェース部１０ａはチャネルＩｌａと接続されているの
で入出力制御装置１１で発生した割込み要求ＲＥＱ Ｉ
かチャネルｌｌａに供給されチャネルＩｌａと接続イン
タフェースＩＯａとの接続が解除されない状態が発生す
る。このとき他の上位装置１２からの入出力装置１３を
起動するコマンドか入来すると入出力制御装置１０は接
続インタフェース待ち状態となるか、又はインタフェー
ス・コントロール・チエツクを発生してしまうという問
題があった。
フェース部１０ａはチャネルＩｌａと接続されているの
で入出力制御装置１１で発生した割込み要求ＲＥＱ Ｉ
かチャネルｌｌａに供給されチャネルＩｌａと接続イン
タフェースＩＯａとの接続が解除されない状態が発生す
る。このとき他の上位装置１２からの入出力装置１３を
起動するコマンドか入来すると入出力制御装置１０は接
続インタフェース待ち状態となるか、又はインタフェー
ス・コントロール・チエツクを発生してしまうという問
題があった。
本発明は上記の点に鑑みなされたもので、−時停止した
上位装置への割込み要求を抑止して、システムを正常に
動作させ、上位装置とのインタフェースの信頼性が向上
する入出力制御装置の接続制御方式を提供することを目
的とする。
上位装置への割込み要求を抑止して、システムを正常に
動作させ、上位装置とのインタフェースの信頼性が向上
する入出力制御装置の接続制御方式を提供することを目
的とする。
本発明の入出力制御装置の接続制御方式は、接続可能な
複数の上位装置のチャネルいずれかを入出力制御装置に
接続してその上位装置よりのコマンドに応じて入出力装
置のデータ入出力を制御する入出力ｆＲｍｔｓａの接続
ｆＲ御方式において、入出力制御装置に接続された上位
装置より上位装置の停止を通知するストップコマンドを
発行し、オペレーショナルアウト信号で上位装置のチャ
ネルの動作停止を指示した後、上位装置を停止し、入出
力制御装置で上位装置よりのストップコマンドを認識し
たときオペレーションナルアウト信号によるシステムリ
セットを抑止し、かつ、オペレーショナルアウト信号に
より上位装置への割込み要求を抑止し、 上位装置のチャネルの動作停止によって上位装置との接
続を切離し可能とする。
複数の上位装置のチャネルいずれかを入出力制御装置に
接続してその上位装置よりのコマンドに応じて入出力装
置のデータ入出力を制御する入出力ｆＲｍｔｓａの接続
ｆＲ御方式において、入出力制御装置に接続された上位
装置より上位装置の停止を通知するストップコマンドを
発行し、オペレーショナルアウト信号で上位装置のチャ
ネルの動作停止を指示した後、上位装置を停止し、入出
力制御装置で上位装置よりのストップコマンドを認識し
たときオペレーションナルアウト信号によるシステムリ
セットを抑止し、かつ、オペレーショナルアウト信号に
より上位装置への割込み要求を抑止し、 上位装置のチャネルの動作停止によって上位装置との接
続を切離し可能とする。
本発明においては、ストップコマンドの認識後オペレー
ションアウト信号がチャネル動作停止を指示すると、シ
ステムリセットが抑止されて入出力制御装置の内部状態
が保持され、またオペレーションアウト信号によって入
出力制御装置より一時停止した上位装置への割込み要求
が抑止されて、この上位装置のチャネル動作停止によっ
て接続切離しが可能となり、他の上位装置の起動があっ
たとき接続インタフェース待ち又はインタフェース・コ
ントロール・チエツク等の発生がなくシステムを正常に
動作させることができ、上位装置とのインタフェースの
信頼性が向上する。
ションアウト信号がチャネル動作停止を指示すると、シ
ステムリセットが抑止されて入出力制御装置の内部状態
が保持され、またオペレーションアウト信号によって入
出力制御装置より一時停止した上位装置への割込み要求
が抑止されて、この上位装置のチャネル動作停止によっ
て接続切離しが可能となり、他の上位装置の起動があっ
たとき接続インタフェース待ち又はインタフェース・コ
ントロール・チエツク等の発生がなくシステムを正常に
動作させることができ、上位装置とのインタフェースの
信頼性が向上する。
第１図は本発明方式のシステム構成図を示す。
同図中、人出制御装置２０の接続インタフェース部２０
ａ、２０ｂ夫々は上位装置２１．２２夫々のチャネル２
１ａ、２２ａに接続可能とされており、上位装置２１．
２２のいずれか一方とインタフェースを確立してそのコ
マンドに応じて入出力装置２３のデータ入出力を制御す
る。
ａ、２０ｂ夫々は上位装置２１．２２夫々のチャネル２
１ａ、２２ａに接続可能とされており、上位装置２１．
２２のいずれか一方とインタフェースを確立してそのコ
マンドに応じて入出力装置２３のデータ入出力を制御す
る。
ここで上記装置２１か入出力制御装置２０と接続してい
る際に、上位装置２１は停止状態となる前に第２図（Ａ
）に示すストップコマンドを出力し、その後第２図（Ｂ
）に示す如くオペレーションアウト信号ＯＰＯをＬレベ
ルとし、第２図（Ｃ）に示す如く、停止状’ＥＣＨレベ
ル）となる。
る際に、上位装置２１は停止状態となる前に第２図（Ａ
）に示すストップコマンドを出力し、その後第２図（Ｂ
）に示す如くオペレーションアウト信号ＯＰＯをＬレベ
ルとし、第２図（Ｃ）に示す如く、停止状’ＥＣＨレベ
ル）となる。
この上位装置２１が停止状態となった後、チャネル２１
ａは第２図（Ｄ）に示す如く停止状態（Ｈレベル）とな
る。
ａは第２図（Ｄ）に示す如く停止状態（Ｈレベル）とな
る。
第３図は接続インタフェース部の一実施例のブロック図
を示す。
を示す。
同図中、上位装置２１よりのストップコマンドはレシー
バ３０を通してマイクロプロセッサ（ＭＰＵ）３１に供
給される。これによってマイクロプロセッサ３１はＬレ
ベルのリセット抑止信号を出力し、このリセット抑止信
号はレジスタ３２で端子３３よりのクロックＣＬＫで同
期化及び保持されてアンド回路３４に供給される。
バ３０を通してマイクロプロセッサ（ＭＰＵ）３１に供
給される。これによってマイクロプロセッサ３１はＬレ
ベルのリセット抑止信号を出力し、このリセット抑止信
号はレジスタ３２で端子３３よりのクロックＣＬＫで同
期化及び保持されてアンド回路３４に供給される。
アンド回路３４には端子３５．３６．３７夫々よりオペ
レーションアウト信号の反転信号＊ｏＰＯ１入出力動作
の正常終了をＨレベルで指示する信号＊ｓｐｏ、回線使
用中をＨレベルで指示するルートネーブル信号ＲＴＥＮ
Ｂ夫々が供給されており、通常においては信号＊ｏＰ○
の立上がりによってＨレベル出力となるが上位レジスタ
３２よリセット抑止信号を供給されている場合、即ち上
位装置２１よりストップコマンドが供給された場合には
信号＊ＯＰＯが立上がってもＬレベルを維持する。
レーションアウト信号の反転信号＊ｏＰＯ１入出力動作
の正常終了をＨレベルで指示する信号＊ｓｐｏ、回線使
用中をＨレベルで指示するルートネーブル信号ＲＴＥＮ
Ｂ夫々が供給されており、通常においては信号＊ｏＰ○
の立上がりによってＨレベル出力となるが上位レジスタ
３２よリセット抑止信号を供給されている場合、即ち上
位装置２１よりストップコマンドが供給された場合には
信号＊ＯＰＯが立上がってもＬレベルを維持する。
アンド回路３４出力はフリップフロップ３８に供給され
、ここで端子３９よりチャネル２１ａとの接続を示すＨ
レベルオンライン信号か供給されているときクロックＣ
ＬＫの３倍同期の端子４０よりのクロック＊Ｔ３ＣＬで
ラッチされてアンド回路３９に供給される。アンド回路
３９はフリップフロップ３８出力とアンド回路３４出力
との論理和演算を行なってＨレベルでリセットを指示す
るシステムリセット信号を生成し、端子４０より入出力
制御装！２０の接続回路に供給する。これによって入出
力制御装置２０は内部状態をリセットし、次の上位装置
２１又は２２よりの入出力コマンドの実行を準備する。
、ここで端子３９よりチャネル２１ａとの接続を示すＨ
レベルオンライン信号か供給されているときクロックＣ
ＬＫの３倍同期の端子４０よりのクロック＊Ｔ３ＣＬで
ラッチされてアンド回路３９に供給される。アンド回路
３９はフリップフロップ３８出力とアンド回路３４出力
との論理和演算を行なってＨレベルでリセットを指示す
るシステムリセット信号を生成し、端子４０より入出力
制御装！２０の接続回路に供給する。これによって入出
力制御装置２０は内部状態をリセットし、次の上位装置
２１又は２２よりの入出力コマンドの実行を準備する。
また、上位装置よりのオペレーションアウト信号はレシ
ーバ４２を通してＭＰＵ３１に供給されると共に、レジ
スタ４３に供給され端子４４よりのクロックＣＬＫで同
期化されて割込み回路４５に供給される。
ーバ４２を通してＭＰＵ３１に供給されると共に、レジ
スタ４３に供給され端子４４よりのクロックＣＬＫで同
期化されて割込み回路４５に供給される。
割込み回路４５はレジスタ４３よりの信号がＨレベルの
ときＭＰＵ３１よりの指示に従って生成した割込み要求
をトライバ４６を介して上位装置２１に供給するか、オ
ペレーションアウト信号がＬレベルとなってレジスタ４
３よりの信号がＬレベルのときには割込み要求の生成を
停止する。
ときＭＰＵ３１よりの指示に従って生成した割込み要求
をトライバ４６を介して上位装置２１に供給するか、オ
ペレーションアウト信号がＬレベルとなってレジスタ４
３よりの信号がＬレベルのときには割込み要求の生成を
停止する。
なお、接続インタフェース部２０ａ、２０ｂは同一構成
であり、両者のＭＰＵ３１は共通化されており、その他
の部分は別々に設けられている。
であり、両者のＭＰＵ３１は共通化されており、その他
の部分は別々に設けられている。
このように上位装置２１（又は２２）が停止する前にオ
ペレーションアウト信号ＯＰｏを立下げることにより、
上位装置２１ （又は２２）の停止からチャネル２１ａ
（又は２２ａ）の停止するまでの期間に接続インタフェ
ース部２０ａ （又は２０ｂ）よりの割込み要求が抑止
され、上位装置２１ （又は２２）のチャネル２１ａ（
又は２２ａ）と接続インタフェース部２０ａ （又は２
０ｂ）との接続を切り離すことができる。これによって
他の上位装ｆ１２２（又は２１）からの起動が入出力制
御装置２ｏに供給されたとき接続インタフェース待ち状
態にならず、インターフエイス・コントロール・チエツ
クの発生もなく、システムを正常に動作させることがで
き、上位装置２１．２２とのインタフェースの信頼性が
向上する。
ペレーションアウト信号ＯＰｏを立下げることにより、
上位装置２１ （又は２２）の停止からチャネル２１ａ
（又は２２ａ）の停止するまでの期間に接続インタフェ
ース部２０ａ （又は２０ｂ）よりの割込み要求が抑止
され、上位装置２１ （又は２２）のチャネル２１ａ（
又は２２ａ）と接続インタフェース部２０ａ （又は２
０ｂ）との接続を切り離すことができる。これによって
他の上位装ｆ１２２（又は２１）からの起動が入出力制
御装置２ｏに供給されたとき接続インタフェース待ち状
態にならず、インターフエイス・コントロール・チエツ
クの発生もなく、システムを正常に動作させることがで
き、上位装置２１．２２とのインタフェースの信頼性が
向上する。
また、従来の入出力制御装置１０ではオペレーションア
ウト信号ＯＰＯが立下るとシステムリセットが発生して
入出力装置１０の内部状態がリセットされてしまうが、
本発明ではオペレーションアウト信号ＯＰＯを立下げる
前に上位装置２１゜２２よりストップコマンドを送出す
ることにより、入出力制御装置２０のシステムリセット
の発生を抑止して上記装置２１ （又は２２）の−時停
止の解除まで内部状態を保持できる。
ウト信号ＯＰＯが立下るとシステムリセットが発生して
入出力装置１０の内部状態がリセットされてしまうが、
本発明ではオペレーションアウト信号ＯＰＯを立下げる
前に上位装置２１゜２２よりストップコマンドを送出す
ることにより、入出力制御装置２０のシステムリセット
の発生を抑止して上記装置２１ （又は２２）の−時停
止の解除まで内部状態を保持できる。
上述の如く、本発明の入出力制御装置の接続制御方式に
よれば、入出力制御装置に接続された上位装置の一時停
止時に他の上位装置の起動により接続インタフェース待
ち又はインタフェース・コントロール・チエツク等の発
生がなく、システムを正常に動作させることができ、上
位装置とのインタフェースの信頼性が向上し、実用上き
わめて有用である。
よれば、入出力制御装置に接続された上位装置の一時停
止時に他の上位装置の起動により接続インタフェース待
ち又はインタフェース・コントロール・チエツク等の発
生がなく、システムを正常に動作させることができ、上
位装置とのインタフェースの信頼性が向上し、実用上き
わめて有用である。
第１図は本発明方式のシステム構成図、第２図は第１図
の回路各部の信号タイミングチャート、 第３図は接続インタフェース部のブロック図、第４図は
従来の方式のシステム構成図、第５図は第４図の回路各
部の信号タイミングチャートである。 図において、 ０は入出力制御装置、 Ｏａ、２０ｂは接続インタフェース部、１．２２は上位
装置、 １ａ、２１ｂはチャネル、 ３は入出力装置、 １はＭＰＵ。 ２．４３はレジスタ、 ３４．４０はアンド回路、 ３８はフリップフロップ、 ４５は割込み回路 を示す。 特許出願人 富 士 通 株式会社 本発明方式の／ステム構成図 １１図 第１図の回路各部の信号タイミングチャート第２図
の回路各部の信号タイミングチャート、 第３図は接続インタフェース部のブロック図、第４図は
従来の方式のシステム構成図、第５図は第４図の回路各
部の信号タイミングチャートである。 図において、 ０は入出力制御装置、 Ｏａ、２０ｂは接続インタフェース部、１．２２は上位
装置、 １ａ、２１ｂはチャネル、 ３は入出力装置、 １はＭＰＵ。 ２．４３はレジスタ、 ３４．４０はアンド回路、 ３８はフリップフロップ、 ４５は割込み回路 を示す。 特許出願人 富 士 通 株式会社 本発明方式の／ステム構成図 １１図 第１図の回路各部の信号タイミングチャート第２図
Claims (1)
- 【特許請求の範囲】 接続可能な複数の上位装置（２１、２２）のチャネル（
２１ａ、２２ａ）いずれかを入出力制御装置（２０）に
接続してその上位装置よりのコマンドに応じて入出力装
置のデータ入出力を制御する入出力制御装置の接続制御
方式において、該入出力制御装置（２０）に接続された
上位装置より該上位装置の停止を通知するストップコマ
ンドを発行し、オペレーショナルアウト信号で該上位装
置のチャネルの動作停止を指示した後、該上位装置を停
止し、 入出力制御装置（２０）で該上位装置よりのストップコ
マンドを認識したとき該オペレーショナルアウト信号に
よるシステムリセットを抑止し、かつ、該オペレーショ
ナルアウト信号により該上位装置への割込み要求を抑止
し、 該上位装置のチャネルの動作停止によって該上位装置と
の接続を切離し可能とすることを特徴とする入出力制御
装置の接続制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20786190A JPH0492945A (ja) | 1990-08-06 | 1990-08-06 | 入出力制御装置の接続制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20786190A JPH0492945A (ja) | 1990-08-06 | 1990-08-06 | 入出力制御装置の接続制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0492945A true JPH0492945A (ja) | 1992-03-25 |
Family
ID=16546757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20786190A Pending JPH0492945A (ja) | 1990-08-06 | 1990-08-06 | 入出力制御装置の接続制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0492945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524550B1 (en) | 1999-05-03 | 2003-02-25 | Prashant S. Chintawar | Process for converting carbon monoxide and water in a reformate stream |
-
1990
- 1990-08-06 JP JP20786190A patent/JPH0492945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524550B1 (en) | 1999-05-03 | 2003-02-25 | Prashant S. Chintawar | Process for converting carbon monoxide and water in a reformate stream |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1386219B1 (en) | Entering and exiting power managed states without disrupting accelerated graphics port transactions | |
| KR960002543B1 (ko) | 주변 장비 제어 장치 | |
| US7328356B2 (en) | Apparatus and method for saving power in a disk drive with a serial ATA interface connected to a host via a serial ATA bus | |
| JPH01277928A (ja) | 印刷装置 | |
| EP1383031A1 (en) | Information processing apparatus | |
| JP2000293485A (ja) | 通信インターフェース | |
| JPH0492945A (ja) | 入出力制御装置の接続制御方式 | |
| JPH10207824A (ja) | ダイレクトメモリアクセス伝送システムのタイミングモード選択装置 | |
| JPH02121047A (ja) | 入出力制御方式 | |
| JP2638505B2 (ja) | バスインタフェース装置 | |
| JP3266184B2 (ja) | 入出力制御方法とその装置 | |
| JPH0540658A (ja) | 磁気デイスク制御装置 | |
| JPS59121519A (ja) | 入出力制御装置におけるクロツク停止制御方式 | |
| JPH01147939A (ja) | ロボット制御方式 | |
| JPH02285556A (ja) | マルチシーク制御方法 | |
| JPH0145657B2 (ja) | ||
| JPH01274261A (ja) | Ｉ／ｏ起動方式 | |
| JPS581224A (ja) | デイスプレイ制御方式 | |
| JPH03262063A (ja) | Ｄｍａ転送のバス制御回路 | |
| JPS60254268A (ja) | マイクロプログラムデ−タ選択方式 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JP2013011953A (ja) | 情報処理システムおよび情報処理システムにおける電源およびクロックの制御方法 | |
| JPS62211763A (ja) | 同期出力回路 | |
| JPH01310460A (ja) | Ｓｃｓｉバスモニタ装置 | |
| JPS6323579B2 (ja) |