JPH0496357A - 半導体装置およびその実装方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、チップ制御が行い易（、実装基板に対する占
有面積が小さいパッケージ等の半導体装置およびその実
装方法に関する。

従来の技術 近年、実装基板の実装に対する高密度化が進んできてい
る。

以下、従来の半導体チップと、その半導体チップを封止
した封止構体と、その封止構体から張り出す複数の外部
リード端子とチップ制御端子とを有する半導体装置（以
下、パッケージと称す）の構造を説明する。

第４図（ａ）は従来のパッケージの構造図である。

図において１１は、外部リード端子、１２はチ・ツブ制
御端子、１３は封止構体であり、外部リード端子１１．
チップ制御端子１２は共に封止構体１３から同一方向へ
張り出している。

第４図（ｂ）は第４図（ａ）におけるＤ−Ｄ’線に沿っ
た断面図である。図において、１４は半導体チップであ
る。

次に第５図（ａ）は、第４図のパッケージを実装基板へ
実装する従来の方法を示すものである。図において、１
５は実装基板である。

第５図（ｂ）は、第５図（ａ）におけるＥ−Ｅ’線に沿
った断面図である。すなわち、従来は実装基板１５にパ
ッケージを積み重ねることなく平面的に配置して実装し
ていた。

発明が解決しようとする課題 このような従来の半導体装置およびその実装方法では、
パッケージが実装基板の表面に水平的に実装されるため
、一つのパッケージ当たりの専有面積が広（なるという
課題を有していた。

本発明は上記従来の課題を解決するもので、実装時の一
つのパッケージ当たりの専有面積を狭くして、高密度実
装を実現できる半導体装置およびその実装方法を提供す
ることを目的とする。

課題を解決するための手段 本発明は上記目的を達成するために、次の構成を備えて
いる。

（１）各外部リード端子が、封止構体を同一方向に一周
してとり巻いた構造を有する。

（２）　　チップ制−御端子が、外部リード端子と垂直
方向に出ている構造を有する。

（３）パッケージを複数個上下左右に重ね合わせて実装
する。

（滲　パッケージを複数個束ねて実装基板と垂直方向に
実装する。

作用 本発明は上記した構成により、封止構体を同一方向に一
周して取り巻いた各外部リード端子の接触で導通をとる
ことができるので、パッケージを積み重ねたり、パッケ
ージを複数個実装基板に垂直方向に立てかけて実装する
ことができる。また実装した時に、チップ制御端子が外
部リード端子に対して垂直方向に出ているので、作業性
がよくなる。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図（ａ）は本発明の一実施例の斜視図である。

図において、１は外部リード端子、２はチップ制御端子
、３は封止構体である。

第１図（ｂ）は第１図（ａ）におけるＡ−Ａ’線に沿っ
た断面図である。図において、４は半導体チップである
。

この実施例は、複数の外部リード端子１が半導体チップ
４を封止した封止構体３を同一方向に一周して取り巻い
た構造をしている。また、チップ制御端子２が外部リー
ド端子１に対して垂直方向へ封止構体３から張り出して
いる。

第２図＜ａ）は第１図に示した実施例を印刷配線基板に
実装する方法を説明するための斜視図、第２図（ｂ）は
第２図（ａ）におけるＢ−Ｂ’線に沿った断面図である
。

図において、５は実装基板、６は実装基板５上の配線で
あり、パッケージを上下左右に積み重ね、封止構体３を
取り巻いた各外部リード端子上の配線６に接続されてい
る。

第３図（ａ）は第１図のパッケージを実装基板に実装す
る他の方法を説明するための斜視図、第３図（ｂ）は第
３図（ａ）におけるｃ−ｃ’線に沿った断面図である。

すなわち、パッケージを複数個相対する外部リード端子
と接触させて実装基板５に垂直方向に立てかけて実装し
ている。

以上のように本実施例によれば、各外部リード端子が、
封止構体を同一方向に一周する構造にすることにより、
パッケージの実装時にパッケージを複数個束ねて実装す
ることができ、またチップ制御端子が封止構体の外部リ
ード端子と垂直方向に出ているために、チップ制御信号
が入力しやす（、パッケージを複数個束ねて実装した時
チップ制御が行いやすくなる。

以上のように積み重ねたりして実装すると一つのパッケ
ージ当たりの面積が狭められ、チップ制御が行いやすい
高密度実装を実現することができる。なお、本実施例の
第２図においては、３個の半導体装置を並べた場合につ
いて述べたが、複数個であれば特にその数を限定する必
要がない。同じように第３図の場合も２個に限定する必
要はない。

発明の効果 以下の説明からも明らかなように、本発明によれば、各
外部リード端子が封止構体を同一方向に一周して取り巻
いた構造にすることにより、半導体装置の実装時に半導
体装置を複数個束ねて実装することができ、またチップ
制御端子が封止構体の外部リード端子と垂直方向に出て
いるためチップ制御信号が入力しやすく一つの半導体装
置あたりの占める面積が小さく、チップ制御が行いやす
い高密度実装を実現できる半導体装置およびその実装方
法を提供できる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例の斜視図、第１図（ｂ
）は第１図（ａ）におけるＡ−Ａ’線に沿った断面図、
第２図（ａ）は第１図に示した実施例を印刷配線基板に
実装する方法を説明するための斜視図、第２図（ｂ）は
第２図（ａ）におけるＢ−Ｂ’線に沿った断面図、第３
図（ａ）は第１図のパッケージを実装基板に実装する他
の方法を説明するための斜視図、第３図（ｂ）は第３図
（ａ）におけるｃ−ｃ’線に沿った断面図、第４図（ａ
）は従来のパッケージの斜視図、第４図（ｂ）は第４図
（ａ）におけるＤ−Ｄ’線に沿った断面図、第５図（ａ
）は第４図のパッケージを実装基板へ実装する従来の方
法を説明するための斜視図、第５図（ｂ）は第５図（ａ
）におけるＥ−Ｅ°線に沿った断面図である。 １・・・・・・外部リード端子、・・・・・・封止構体
、４・旧・・半導体チップ。

Claims (4)

【特許請求の範囲】
1. （１）半導体チップと、前記半導体チップを封止した封
   止構体と、前記封止構体から張り出した複数の外部リー
   ド端子と、チップ制御端子とを有し、前記複数の外部リ
   ード端子が前記封止構体を同一方向へ一周して取り巻い
   た構造である半導体装置。
2. （２）チップ制御端子が外部リード端子に対して垂直方
   向へ張り出した請求項１記載の半導体装置。
3. （３）半導体チップと、前記半導体チップを封止した封
   止構体と、前記封止構体を同一方向へ一周して取り巻い
   た複数の外部リード端子と、その外部リード端子に対し
   て垂直方向へ前記封止構体から張り出したチップ制御端
   子とを有する複数の半導体装置を上下左右に重ね合わせ
   て実装する半導体装置の実装方法。
4. （４）半導体チップと、前記半導体チップを封止した封
   止構体と、前記封止構体を同一方向に一周してとり巻い
   た複数の外部リード端子と、前記外部リード端子に対し
   て垂直方向へ前記封止構体から張り出したチップ制御端
   子とを有する半導体装置を複数個相対する前記外部リー
   ド端子を接触させて実装基板上に垂直方向に立てかけて
   実装する半導体装置の実装方法。