JPH05108384A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPH05108384A JPH05108384A JP3272775A JP27277591A JPH05108384A JP H05108384 A JPH05108384 A JP H05108384A JP 3272775 A JP3272775 A JP 3272775A JP 27277591 A JP27277591 A JP 27277591A JP H05108384 A JPH05108384 A JP H05108384A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program counter
- microprocessor
- execution unit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 マイクロプロセッサが暴走を始めプログラム
領域でない部分を実行したり、プログラム領域でも現在
実行すべきでない部分を実行したときに、マイクロプロ
セッサに割り込みをかけ、リセット等の適当な処理を行
う。 【構成】 マイクロプロセッサ１では、プログラムカウ
ンタ３を有する実行部５の他に、１個のアドレスレジス
タ７と、比較器９とを設けている。実行部５は、アドレ
スレジスタ７に割り込み開始アドレスデータを設定す
る。また、比較器９は、アドレスレジスタ７に保持され
たアドレスデータとプログラムカウンタ３の値を比較
し、一致の判断を行う。ここで、比較器９は、アドレス
データにプログラムカウンタ３の値が一致したときに、
割込み信号Ｓint を実行部５に与える。これにより、リ
セット等の適当な処理を行うことができる。
領域でない部分を実行したり、プログラム領域でも現在
実行すべきでない部分を実行したときに、マイクロプロ
セッサに割り込みをかけ、リセット等の適当な処理を行
う。 【構成】 マイクロプロセッサ１では、プログラムカウ
ンタ３を有する実行部５の他に、１個のアドレスレジス
タ７と、比較器９とを設けている。実行部５は、アドレ
スレジスタ７に割り込み開始アドレスデータを設定す
る。また、比較器９は、アドレスレジスタ７に保持され
たアドレスデータとプログラムカウンタ３の値を比較
し、一致の判断を行う。ここで、比較器９は、アドレス
データにプログラムカウンタ３の値が一致したときに、
割込み信号Ｓint を実行部５に与える。これにより、リ
セット等の適当な処理を行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、暴走した場合の復帰を
高速に可能としたマイクロプロセッサに関する。
高速に可能としたマイクロプロセッサに関する。
【０００２】
【従来の技術】この種のマイクロプロセッサは、周知の
とおり、一つあるいは数個の集積回路に、その要素が集
約されている処理機構であると定義されている。このマ
イクロプロセッサは、プログラムカウンタの内容により
割り込みを発生させる仕組みはハードウェア上ではな
い。そこで、従来のマイクロプロセッサでは、ソフトウ
ェア制御により、指定アドレスに必要な命令を挿入する
等の手段をとっていた。
とおり、一つあるいは数個の集積回路に、その要素が集
約されている処理機構であると定義されている。このマ
イクロプロセッサは、プログラムカウンタの内容により
割り込みを発生させる仕組みはハードウェア上ではな
い。そこで、従来のマイクロプロセッサでは、ソフトウ
ェア制御により、指定アドレスに必要な命令を挿入する
等の手段をとっていた。
【０００３】
【発明が解決しようとする課題】このような従来のマイ
クロプロセッサにおいては、上述したようにソフトウェ
ア制御により、指定アドレスに必要な命令を挿入する等
の手段をとっているため、このプロセッサが暴走してし
まったときには、復帰手段としてソフトウェア制御を使
用することができなかった。このため、従来、ウォッチ
ドックタイマのような外付けハードウェアを追加し、こ
のウォッチドックタイマがオーバータイムした場合に上
述のプロセッサをリセットする等の方法をとっていた。
したがって、ウォッチドックタイマがオーバータイムす
るまで上記プロセッサをリセットすることができず、正
常な状態に復帰するまでに時間がかかるという問題点が
あった。
クロプロセッサにおいては、上述したようにソフトウェ
ア制御により、指定アドレスに必要な命令を挿入する等
の手段をとっているため、このプロセッサが暴走してし
まったときには、復帰手段としてソフトウェア制御を使
用することができなかった。このため、従来、ウォッチ
ドックタイマのような外付けハードウェアを追加し、こ
のウォッチドックタイマがオーバータイムした場合に上
述のプロセッサをリセットする等の方法をとっていた。
したがって、ウォッチドックタイマがオーバータイムす
るまで上記プロセッサをリセットすることができず、正
常な状態に復帰するまでに時間がかかるという問題点が
あった。
【０００４】本発明は、上述した問題点を解消し、正常
状態に復帰するまでの時間を短縮化してなるマイクロプ
ロセッサを提供することを目的とする。
状態に復帰するまでの時間を短縮化してなるマイクロプ
ロセッサを提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載に発明によるマイクロプロセッサは、
プログラムカウンタを有し、ソフトウェアの命令に従い
各種の処理を実行する実行部と、この実行部からの指示
によりアドレスデータを保持する１個のアドレスレジス
タと、このアドレスレジスタに保持されたアドレスデー
タとプログラムカウンタの内容とを比較し、その比較結
果の一致信号により上記実行部に対して割り込みを発生
させる比較器とを具備したことを特徴とするものであ
る。
に、請求項１記載に発明によるマイクロプロセッサは、
プログラムカウンタを有し、ソフトウェアの命令に従い
各種の処理を実行する実行部と、この実行部からの指示
によりアドレスデータを保持する１個のアドレスレジス
タと、このアドレスレジスタに保持されたアドレスデー
タとプログラムカウンタの内容とを比較し、その比較結
果の一致信号により上記実行部に対して割り込みを発生
させる比較器とを具備したことを特徴とするものであ
る。
【０００６】請求項２記載の発明によるマイクロプロセ
ッサは、プログラムカウンタを有し、ソフトウェアの命
令に従い各種の処理を実行する実行部と、この実行部か
らの指示によりアドレスデータを保持する複数のアドレ
スレジスタと、これらアドレスレジスタに保持されたア
ドレスデータとプログラムカウンタの内容とを比較し、
プログラムカウンタの内容が両アドレスレジスタのアド
レスデータの範囲内である場合に割り込みを発生させる
比較器とを具備したことを特徴とするものである。
ッサは、プログラムカウンタを有し、ソフトウェアの命
令に従い各種の処理を実行する実行部と、この実行部か
らの指示によりアドレスデータを保持する複数のアドレ
スレジスタと、これらアドレスレジスタに保持されたア
ドレスデータとプログラムカウンタの内容とを比較し、
プログラムカウンタの内容が両アドレスレジスタのアド
レスデータの範囲内である場合に割り込みを発生させる
比較器とを具備したことを特徴とするものである。
【０００７】請求項３記載の発明によるマイクロプロセ
ッサは、プログラムカウンタを有し、ソフトウェアの命
令に従い各種の処理を実行する実行部と、この実行部か
らの指示によりアドレスデータを保持する複数のアドレ
スレジスタと、これらアドレスレジスタに保持されたア
ドレスデータとプログラムカウンタの内容とを比較し、
プログラムカウンタの内容が両アドレスレジスタのアド
レスデータの範囲外である場合に割り込みを発生させる
比較器とを具備したことを特徴とするものである。
ッサは、プログラムカウンタを有し、ソフトウェアの命
令に従い各種の処理を実行する実行部と、この実行部か
らの指示によりアドレスデータを保持する複数のアドレ
スレジスタと、これらアドレスレジスタに保持されたア
ドレスデータとプログラムカウンタの内容とを比較し、
プログラムカウンタの内容が両アドレスレジスタのアド
レスデータの範囲外である場合に割り込みを発生させる
比較器とを具備したことを特徴とするものである。
【０００８】本発明では、実行部内のプログラムカウン
タの値と、実行部によりアドレスレジスタに設定された
アドレスデータとを比較器で比較可能とし、プログラム
カウンタの値とアドレスデータとの間で、アドレスデー
タと一致、アドレスデータ間の範囲内外という関係のい
ずれかで割り込みを発生させているので、正常状態に復
帰するまでの時間を短縮化することができる。
タの値と、実行部によりアドレスレジスタに設定された
アドレスデータとを比較器で比較可能とし、プログラム
カウンタの値とアドレスデータとの間で、アドレスデー
タと一致、アドレスデータ間の範囲内外という関係のい
ずれかで割り込みを発生させているので、正常状態に復
帰するまでの時間を短縮化することができる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明に係るマイクロプロセッサの
実施例を示すブロック図である。
実施例を示すブロック図である。
【００１１】図１に示すマイクロプロセッサ１は、プロ
グラムカウンタ（ＰＣ）３を有する実行部５と、一つの
アドレスレジスタ７と、比較器９とを備えている。実行
部５は、ソフトウェアの命令に従い各種の処理を実行す
る。実行部５は、ソフトウェアの命令に従い割り込み発
生番地であるアドレスデータをアドレスレジスタ７に設
定できる。実行部５に内蔵するプログラムカウンタ３の
出力は、比較器９に入力される。アドレスレジスタ７に
設定されたアドレスデータを比較器９に入力される。比
較器９は、アドレスレジスタ７に保持されたアドレスデ
ータとプログラムカウンタ３の内容を比較し、その比較
結果の一致信号により実行部５に対して割込み信号Ｓin
t を発生させるようになっている。
グラムカウンタ（ＰＣ）３を有する実行部５と、一つの
アドレスレジスタ７と、比較器９とを備えている。実行
部５は、ソフトウェアの命令に従い各種の処理を実行す
る。実行部５は、ソフトウェアの命令に従い割り込み発
生番地であるアドレスデータをアドレスレジスタ７に設
定できる。実行部５に内蔵するプログラムカウンタ３の
出力は、比較器９に入力される。アドレスレジスタ７に
設定されたアドレスデータを比較器９に入力される。比
較器９は、アドレスレジスタ７に保持されたアドレスデ
ータとプログラムカウンタ３の内容を比較し、その比較
結果の一致信号により実行部５に対して割込み信号Ｓin
t を発生させるようになっている。
【００１２】このようなマイクロプロセッサの実施例の
動作を説明する。
動作を説明する。
【００１３】マイクロプロセッサ１において、実行部５
はソフトウェアの命令に従い、アドレスレジスタ７に割
り込み発生アドレスを書き込む。このアドレスレジスタ
７に書き込まれた割り込み発生アドレスは、プログラム
カウンタ３からの値と比較器９において比較される。こ
の比較器９では、一致を検出したときに、実行部５に対
して割込み信号Ｓint を与える。したがって、ソフトウ
エアが暴走したときでも、このアドレスレジスタ７に設
定された割り込み発生アドレスにプログラムカウンタ３
の値が達すればリセットがかかり、正常への復帰が高速
化される。
はソフトウェアの命令に従い、アドレスレジスタ７に割
り込み発生アドレスを書き込む。このアドレスレジスタ
７に書き込まれた割り込み発生アドレスは、プログラム
カウンタ３からの値と比較器９において比較される。こ
の比較器９では、一致を検出したときに、実行部５に対
して割込み信号Ｓint を与える。したがって、ソフトウ
エアが暴走したときでも、このアドレスレジスタ７に設
定された割り込み発生アドレスにプログラムカウンタ３
の値が達すればリセットがかかり、正常への復帰が高速
化される。
【００１４】図２は、本発明に係るマイクロプロセッサ
の他の実施例を示すブロック図である。
の他の実施例を示すブロック図である。
【００１５】図２に示すマイクロプロセッサ１１は、プ
ログラムカウンタ（ＰＣ）１３を有する実行部１５と、
二つのアドレスレジスタ１７Ａ，１７Ｂと、比較器１９
とを備えている。実行部１５は、ソフトウェアの命令に
従い各種の処理を実行する。実行部１５は、ソフトウェ
アの命令に従い、割り込み発生アドレスデータをアドレ
スレジスタ１７Ａに設定し、割り込み終了アドレスデー
タをアドレスレジスタ１７Ｂに設定できる。プログラム
カウンタ１３の出力は比較器１９に接続されている。ア
ドレスレジスタ１７Ａ，１７Ｂの出力は、比較器１９に
接続されている。比較器１９は、アドレスレジスタ１７
Ａ，１７Ｂに保持されたアドレスデータの間にプログラ
ムカウンタ１３の内容が入っていれば実行部１５に対し
て割込み信号Ｓint を発生できるようにしてある。
ログラムカウンタ（ＰＣ）１３を有する実行部１５と、
二つのアドレスレジスタ１７Ａ，１７Ｂと、比較器１９
とを備えている。実行部１５は、ソフトウェアの命令に
従い各種の処理を実行する。実行部１５は、ソフトウェ
アの命令に従い、割り込み発生アドレスデータをアドレ
スレジスタ１７Ａに設定し、割り込み終了アドレスデー
タをアドレスレジスタ１７Ｂに設定できる。プログラム
カウンタ１３の出力は比較器１９に接続されている。ア
ドレスレジスタ１７Ａ，１７Ｂの出力は、比較器１９に
接続されている。比較器１９は、アドレスレジスタ１７
Ａ，１７Ｂに保持されたアドレスデータの間にプログラ
ムカウンタ１３の内容が入っていれば実行部１５に対し
て割込み信号Ｓint を発生できるようにしてある。
【００１６】上述した他の実施例の作用を説明する。
【００１７】マイクロプロセッサ１において、実行部５
はソフトウェアの命令に従い、アドレスレジスタ１７Ａ
に割り込み発生アドレスを書き込むとともに、アドレス
レジスタ１７Ｂに割り込み終了アドレスを書き込む。ア
ドレスレジスタ１７Ａに書き込まれた割り込み発生開始
アドレスと、アドレスレジスタ１７Ｂに書き込まれた割
り込み発生終了アドレスとは、比較器１９に与えられ
る。これらアドレスは、比較器１９において、プログラ
ムカウンタ１３からの値と比較され、プログラムカウン
タ１３からの値が割り込み発生開始アドレスと終了アド
レスの範囲内であったときに、割込み信号Ｓint を発生
する。したがって、ソフトウエアが暴走したときでも、
このアドレスレジスタ１７Ａ，１７Ｂに設定されたアド
レス間にプログラムカウンタ１３の値が入ればリセット
がかかり、正常への復帰が高速化される。
はソフトウェアの命令に従い、アドレスレジスタ１７Ａ
に割り込み発生アドレスを書き込むとともに、アドレス
レジスタ１７Ｂに割り込み終了アドレスを書き込む。ア
ドレスレジスタ１７Ａに書き込まれた割り込み発生開始
アドレスと、アドレスレジスタ１７Ｂに書き込まれた割
り込み発生終了アドレスとは、比較器１９に与えられ
る。これらアドレスは、比較器１９において、プログラ
ムカウンタ１３からの値と比較され、プログラムカウン
タ１３からの値が割り込み発生開始アドレスと終了アド
レスの範囲内であったときに、割込み信号Ｓint を発生
する。したがって、ソフトウエアが暴走したときでも、
このアドレスレジスタ１７Ａ，１７Ｂに設定されたアド
レス間にプログラムカウンタ１３の値が入ればリセット
がかかり、正常への復帰が高速化される。
【００１８】なお、上述した他の実施例では、比較器１
９は、アドレスレジスタ１７Ａ，１７Ｂに設定された割
込み発生アドレス，割り込み終了アドレスの間にプログ
ラムカウンタ１３の値が入っていれば割込み信号Ｓint
を発生するようにしたが、アドレスレジスタ１７Ａ，１
７Ｂに設定された割込み発生アドレスと割り込み終了ア
ドレスの範囲外にプログラムカウンタ１３の値が達した
ときに割込み信号Ｓint を発生するようにしてもよい。
このような実施例によっても、ソフトウエアが暴走した
ときでも、このアドレスレジスタ１７Ａ，１７Ｂに設定
されたアドレスの範囲外にプログラムカウンタ１３の値
が達すればリセットがかかり、正常への復帰が高速化さ
れる。
９は、アドレスレジスタ１７Ａ，１７Ｂに設定された割
込み発生アドレス，割り込み終了アドレスの間にプログ
ラムカウンタ１３の値が入っていれば割込み信号Ｓint
を発生するようにしたが、アドレスレジスタ１７Ａ，１
７Ｂに設定された割込み発生アドレスと割り込み終了ア
ドレスの範囲外にプログラムカウンタ１３の値が達した
ときに割込み信号Ｓint を発生するようにしてもよい。
このような実施例によっても、ソフトウエアが暴走した
ときでも、このアドレスレジスタ１７Ａ，１７Ｂに設定
されたアドレスの範囲外にプログラムカウンタ１３の値
が達すればリセットがかかり、正常への復帰が高速化さ
れる。
【００１９】
【発明の効果】以上説明したように請求項１記載の発明
によれば、マイクロプロセッサ内のプログラムカウンタ
の値がソフトウェアから指示したアドレスの値と一致し
たときに、マイクロプロセッサに対して割り込みをかけ
ることができるため、マイクロプロセッサが暴走して非
プログラム領域を実行しようとした時、割り込み処理ル
ーチンが実行され、例えばリセットを行えば直ちに復帰
ができるという効果がある。
によれば、マイクロプロセッサ内のプログラムカウンタ
の値がソフトウェアから指示したアドレスの値と一致し
たときに、マイクロプロセッサに対して割り込みをかけ
ることができるため、マイクロプロセッサが暴走して非
プログラム領域を実行しようとした時、割り込み処理ル
ーチンが実行され、例えばリセットを行えば直ちに復帰
ができるという効果がある。
【００２０】請求項２記載の発明によれば、マイクロプ
ロセッサ内のプログラムカウンタの値がソフトウェアか
ら指示したアドレスの範囲内を示すとき、マイクロプロ
セッサに対して割り込みをかけることができるため、マ
イクロプロセッサが暴走して非プログラム領域を実行し
ようとした時、割り込み処理ルーチンが実行され、例え
ばリセットを行えば直ちに復帰ができるという効果があ
る。
ロセッサ内のプログラムカウンタの値がソフトウェアか
ら指示したアドレスの範囲内を示すとき、マイクロプロ
セッサに対して割り込みをかけることができるため、マ
イクロプロセッサが暴走して非プログラム領域を実行し
ようとした時、割り込み処理ルーチンが実行され、例え
ばリセットを行えば直ちに復帰ができるという効果があ
る。
【００２１】請求項３記載の発明によれば、マイクロプ
ロセッサ内のプログラムカウンタの値がソフトウェアか
ら指示したアドレスの範囲外を示すとき、マイクロプロ
セッサに対して割り込みをかけることができるため、マ
イクロプロセッサが暴走して非プログラム領域を実行し
ようとした時、割り込み処理ルーチンが実行され、例え
ばリセットを行えば直ちに復帰ができるという効果があ
る。
ロセッサ内のプログラムカウンタの値がソフトウェアか
ら指示したアドレスの範囲外を示すとき、マイクロプロ
セッサに対して割り込みをかけることができるため、マ
イクロプロセッサが暴走して非プログラム領域を実行し
ようとした時、割り込み処理ルーチンが実行され、例え
ばリセットを行えば直ちに復帰ができるという効果があ
る。
【００２２】また、上記請求項１、２または３記載の発
明によれば、指示されるアドレスの値はソフトウェア制
御であるため、プログラム領域の異なるソフトウェアに
対しアドレスの値の設定は個別に対応でき、しかも途中
でアドレスの設定値を変更することも可能であるという
効果がある。
明によれば、指示されるアドレスの値はソフトウェア制
御であるため、プログラム領域の異なるソフトウェアに
対しアドレスの値の設定は個別に対応でき、しかも途中
でアドレスの設定値を変更することも可能であるという
効果がある。
【図１】本発明のマイクロプロセッサの実施例を示すブ
ロック図である。
ロック図である。
【図２】本発明の他の実施例を示すブロック図である。
１ マイクロプロセッサ ３ プログラムカウンタ ５ 実行部 ７ アドレスレジスタ ９ 比較器 １１ マイクロプロセッサ １３ プログラムカウンタ １５ 実行部 １７Ａ アドレスレジスタ １７Ｂ アドレスレジスタ １９ 比較器
Claims (3)
- 【請求項１】 プログラムカウンタを有し、ソフトウェ
アの命令に従い各種の処理を実行する実行部と、 この実行部からの指示によりアドレスデータを保持する
１個のアドレスレジスタと、 このアドレスレジスタに保持されたアドレスデータと前
記プログラムカウンタの内容とを比較し、その比較結果
の一致信号により上記実行部に対して割り込みを発生さ
せる比較器とを具備したことを特徴としたマイクロプロ
セッサ。 - 【請求項２】 プログラムカウンタを有し、ソフトウェ
アの命令に従い各種の処理を実行する実行部と、 この実行部からの指示によりアドレスデータを保持する
複数のアドレスレジスタと、 これらアドレスレジスタに保持されたアドレスデータと
前記プログラムカウンタの内容とを比較し、前記プログ
ラムカウンタの内容が前記両アドレスレジスタのアドレ
スデータの範囲内である場合に割り込みを発生させる比
較器とを具備したことを特徴とするマイクロプロセッ
サ。 - 【請求項３】 プログラムカウンタを有し、ソフトウェ
アの命令に従い各種の処理を実行する実行部と、 この実行部からの指示によりアドレスデータを保持する
複数のアドレスレジスタと、 これらアドレスレジスタに保持されたアドレスデータと
前記プログラムカウンタの内容とを比較し、前記プログ
ラムカウンタの内容が前記両アドレスレジスタのアドレ
スデータの範囲外である場合に割り込みを発生させる比
較器とを具備したことを特徴とするマイクロプロセッ
サ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272775A JPH05108384A (ja) | 1991-10-21 | 1991-10-21 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272775A JPH05108384A (ja) | 1991-10-21 | 1991-10-21 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108384A true JPH05108384A (ja) | 1993-04-30 |
Family
ID=17518576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272775A Pending JPH05108384A (ja) | 1991-10-21 | 1991-10-21 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108384A (ja) |
-
1991
- 1991-10-21 JP JP3272775A patent/JPH05108384A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763296A (en) | Watchdog timer | |
| JP2513417B2 (ja) | 情報処理装置 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS6242301B2 (ja) | ||
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JP3405513B2 (ja) | プログラマブルコントローラの二重化制御装置 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPH06222960A (ja) | Ｃｐｕリセット回路 | |
| KR950005523B1 (ko) | 프로그램어블 로직 콘트롤러의 스텝 런 처리방법 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPH05216701A (ja) | 入出力命令のリカバリタイム調整回路 | |
| JPH0331940A (ja) | マイクロプログラム制御装置 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH0452973B2 (ja) | ||
| JPH03156647A (ja) | ウォッチドッグタイマ | |
| JPH05204685A (ja) | 電子計算機 | |
| JPS63150732A (ja) | プログラム走行監視装置 |