JPH05108753A - 論理シミユレーシヨン方式 - Google Patents
論理シミユレーシヨン方式Info
- Publication number
- JPH05108753A JPH05108753A JP3272815A JP27281591A JPH05108753A JP H05108753 A JPH05108753 A JP H05108753A JP 3272815 A JP3272815 A JP 3272815A JP 27281591 A JP27281591 A JP 27281591A JP H05108753 A JPH05108753 A JP H05108753A
- Authority
- JP
- Japan
- Prior art keywords
- propagation delay
- delay time
- gate
- simulation
- instance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/10—Internal combustion engine [ICE] based vehicles
- Y02T10/40—Engine management systems
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 シミュレーション実行中に伝播遅延時間を更
新してより正確な伝播遅延時間を再現し、シミュレーシ
ョン精度を向上させる。 【構成】 シミュレーション対象となるゲートインスタ
ンスＣの回路構造をシミュレータ内に記述し、その記述
内容に基づいて該ゲートインスタンスＣのシミュレーシ
ョンを行うイベントドリブン方式において、ゲートイン
スタンスＣの伝播遅延時間を関数化し、その関数を予め
シミュレータに格納しておく。そして、シミュレーショ
ン実行中に、ゲートインスタンスＣ等にイベントが発生
する毎に、関数を呼出し、伝播遅延時間の値を逐次更新
し、ゲートインスタンスＣ等のシミュレーションを行
う。
新してより正確な伝播遅延時間を再現し、シミュレーシ
ョン精度を向上させる。 【構成】 シミュレーション対象となるゲートインスタ
ンスＣの回路構造をシミュレータ内に記述し、その記述
内容に基づいて該ゲートインスタンスＣのシミュレーシ
ョンを行うイベントドリブン方式において、ゲートイン
スタンスＣの伝播遅延時間を関数化し、その関数を予め
シミュレータに格納しておく。そして、シミュレーショ
ン実行中に、ゲートインスタンスＣ等にイベントが発生
する毎に、関数を呼出し、伝播遅延時間の値を逐次更新
し、ゲートインスタンスＣ等のシミュレーションを行
う。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル回路におけ
るイベントドリブン（ｅｖｅｎｔ ｄｒｉｖｅｎ）方式
による論理シミュレーション方式、特に、その各ゲート
インスタンス（ｇａｔｅ ｉｎｓｔａｎｃｅ、シミュレ
ーション対象となる論理回路）への伝播遅延時間の付加
方法に関するものである。
るイベントドリブン（ｅｖｅｎｔ ｄｒｉｖｅｎ）方式
による論理シミュレーション方式、特に、その各ゲート
インスタンス（ｇａｔｅ ｉｎｓｔａｎｃｅ、シミュレ
ーション対象となる論理回路）への伝播遅延時間の付加
方法に関するものである。
【０００２】
【従来の技術】従来、この種の論理シミュレーション方
式については、例えば次のような文献に記載されるもの
があった。 文献；樹下・浅田・唐津共著「ＶＬＳＩの設計II」（１
９８５−５−１０）岩波書店、Ｐ．１９３−２０５ 前記文献に記載されているように、論理シミュレーショ
ン方式には、コンパイル方式とイベントドリブン方式と
がある。コンパイル方式とは、各ゲートインスタンス毎
にその演算に対応する命令コードを生成し、適当な順序
で命令コードを実行することによってその値を求める方
法である。このコンパイル方式は、その作り方から実行
速度を速くするという点では評価することができるが、
遅延等の効果に対する正確さに欠け、その適用範囲にも
制限がある。これに対し、イベントドリブン方式では、
各ゲートインスタンスをその接続関係をも含めて忠実に
コンピュータ内で表現し、それに基づいてシミュレーシ
ョンを行う方式である。つまり、このイベントドリブン
方式では、各ゲートインスタンスの回路構造をその接続
関係をも含めて、コンピュータで構成されるシミュレー
タ内に記述し、その記述内容に基づいて該ゲートインス
タンスのシミュレーションを行う方式である。
式については、例えば次のような文献に記載されるもの
があった。 文献；樹下・浅田・唐津共著「ＶＬＳＩの設計II」（１
９８５−５−１０）岩波書店、Ｐ．１９３−２０５ 前記文献に記載されているように、論理シミュレーショ
ン方式には、コンパイル方式とイベントドリブン方式と
がある。コンパイル方式とは、各ゲートインスタンス毎
にその演算に対応する命令コードを生成し、適当な順序
で命令コードを実行することによってその値を求める方
法である。このコンパイル方式は、その作り方から実行
速度を速くするという点では評価することができるが、
遅延等の効果に対する正確さに欠け、その適用範囲にも
制限がある。これに対し、イベントドリブン方式では、
各ゲートインスタンスをその接続関係をも含めて忠実に
コンピュータ内で表現し、それに基づいてシミュレーシ
ョンを行う方式である。つまり、このイベントドリブン
方式では、各ゲートインスタンスの回路構造をその接続
関係をも含めて、コンピュータで構成されるシミュレー
タ内に記述し、その記述内容に基づいて該ゲートインス
タンスのシミュレーションを行う方式である。
【０００３】シミュレーションにおいては、入力値の変
化がどのように出力に伝播するかということを追跡す
る。この信号値の変化をイベント（ｅｖｅｎｔ、事象）
という。現在の時点で変化する信号線と信号値の対の集
合をＶ0 とし、Ｖ0 の影響で変化する信号線と信号値の
対の集合をＶ1 とするとき、イベントドリブン方式のシ
ミュレーションは次のような手順（ｉ）〜（vi）で行わ
れる。
化がどのように出力に伝播するかということを追跡す
る。この信号値の変化をイベント（ｅｖｅｎｔ、事象）
という。現在の時点で変化する信号線と信号値の対の集
合をＶ0 とし、Ｖ0 の影響で変化する信号線と信号値の
対の集合をＶ1 とするとき、イベントドリブン方式のシ
ミュレーションは次のような手順（ｉ）〜（vi）で行わ
れる。
【０００４】（ｉ） Ｖa ，Ｖb を用意してａ←０、ｂ
←１とする。 （ii） 初期状態値を設定する。 (iii) 入力値を読み込む。変化があった信号線とその
値をＶaに登録する。 （iv） Ｖa が空集合ならば(iii) へ戻る。 （ｖ） Ｖa の値についてシミュレートし、変化のあっ
た信号線とその値をＶb に登録する。 （vi） ａ←１、ｂ←０とし、Ｖa とＶb の役割を替え
る。このとき、発振が起っているかどうかを調べる。発
振がなければ（iv）へ戻る。
←１とする。 （ii） 初期状態値を設定する。 (iii) 入力値を読み込む。変化があった信号線とその
値をＶaに登録する。 （iv） Ｖa が空集合ならば(iii) へ戻る。 （ｖ） Ｖa の値についてシミュレートし、変化のあっ
た信号線とその値をＶb に登録する。 （vi） ａ←１、ｂ←０とし、Ｖa とＶb の役割を替え
る。このとき、発振が起っているかどうかを調べる。発
振がなければ（iv）へ戻る。
【０００５】このイベントドリブン方式は、コンパイル
方式と異なってゲートインスタンスのレベル付けを行う
必要がない。また、回路内にループが存在しても、その
ままシミュレートすることができる。
方式と異なってゲートインスタンスのレベル付けを行う
必要がない。また、回路内にループが存在しても、その
ままシミュレートすることができる。
【０００６】ゲート・レベル・シミュレーションにおい
ては、実回路に対する模擬回路の正確さを決める最大の
要因となるのは、ゲートインスタンスの遅延時間に関す
るものであり、このモデル化が実情に即さない場合に
は、タイミング等に関するシミュレーションに不正確さ
を招くことになる。遅延としては、主として、信号がゲ
ートインスタンス内を伝播するときに生じる伝播遅延が
問題となる。
ては、実回路に対する模擬回路の正確さを決める最大の
要因となるのは、ゲートインスタンスの遅延時間に関す
るものであり、このモデル化が実情に即さない場合に
は、タイミング等に関するシミュレーションに不正確さ
を招くことになる。遅延としては、主として、信号がゲ
ートインスタンス内を伝播するときに生じる伝播遅延が
問題となる。
【０００７】イベントドリブン方式のシミュレーション
を実行する回路内の各ゲートインスタンスの伝播遅延時
間の決定は、シミュレーションを実行する前に、予めそ
の値を何らかの方法で計算し、各インスタンスに付加さ
せることによって行われている。その具体例を図２及び
図３に示す。
を実行する回路内の各ゲートインスタンスの伝播遅延時
間の決定は、シミュレーションを実行する前に、予めそ
の値を何らかの方法で計算し、各インスタンスに付加さ
せることによって行われている。その具体例を図２及び
図３に示す。
【０００８】図２は論理シミュレーションの対象となる
回路例を示す図、及び図３はその動作説明図である。
回路例を示す図、及び図３はその動作説明図である。
【０００９】図２の回路は、２つの入力１，２の論理和
を求める２入力ＯＲゲートＡの出力３に、バッファゲー
トＢを接続し、出力４を得る構成である。この動作を示
す図３において、１，２は入力、３，４は出力、ｔ０〜
ｔ７は時刻、Δｔ１〜Δｔ６は時間である。
を求める２入力ＯＲゲートＡの出力３に、バッファゲー
トＢを接続し、出力４を得る構成である。この動作を示
す図３において、１，２は入力、３，４は出力、ｔ０〜
ｔ７は時刻、Δｔ１〜Δｔ６は時間である。
【００１０】ゲートの伝播遅延時間は、通常、立上り伝
播遅延時間ｔpd（ＬＨ）と立下り伝播遅延時間ｔpd（Ｈ
Ｌ）とで表わすが、ここでは説明の簡単化のために、ｔ
pd（ＬＨ）＝ｔpd（ＨＬ）＝ｔpdとする。なお、ＯＲゲ
ートＡ及びバッファゲートＢを、それぞれゲートインス
タンスＡ，Ｂと呼ぶ。
播遅延時間ｔpd（ＬＨ）と立下り伝播遅延時間ｔpd（Ｈ
Ｌ）とで表わすが、ここでは説明の簡単化のために、ｔ
pd（ＬＨ）＝ｔpd（ＨＬ）＝ｔpdとする。なお、ＯＲゲ
ートＡ及びバッファゲートＢを、それぞれゲートインス
タンスＡ，Ｂと呼ぶ。
【００１１】例えば、ゲートインスタンスＡの入力１か
ら出力３への径路の伝播遅延時間ｔpdをｔpd（１→
３）、入力２から出力３への径路の伝播遅延時間ｔpdを
ｔpd（２→３）とする。また、ゲートインスタンスＢの
入力から出力４への径路の伝播遅延時間ｔpdをｔpd（３
→４）とすると、図３のような動作は、次のようなプロ
セス（ｉ）〜（vi）でシミュレーションが行われる。
ら出力３への径路の伝播遅延時間ｔpdをｔpd（１→
３）、入力２から出力３への径路の伝播遅延時間ｔpdを
ｔpd（２→３）とする。また、ゲートインスタンスＢの
入力から出力４への径路の伝播遅延時間ｔpdをｔpd（３
→４）とすると、図３のような動作は、次のようなプロ
セス（ｉ）〜（vi）でシミュレーションが行われる。
【００１２】（ｉ） 時刻ｔ０でゲートインスタンスＡ
の入力１に、信号値の変化であるイベントが発生する。 （ii） 前記（ｉ）のイベントによって出力３に変化が
生ずるので、時刻ｔ１（＝ｔ０＋Δｔ１）時にイベント
がスケジュールされる。 (iii) 時刻ｔ１でゲートインスタンスＢの入力にイベ
ントが発生し、このイベントによってゲートインスタン
スＢの出力４が変化を受けるので、時刻ｔ２（＝ｔ１＋
Δｔ４）時にイベントがスケジュールされる。 （iv） 時刻ｔ２において出力４が変化する。 （ｖ） 時刻ｔ３においてゲートインスタンスＡの入力
２にイベントが発生したが、それによって出力３が変化
しないので、このイベントは無視される。 （vi） 以降の時刻ｔ４，ｔ５，…で、前記と同様の動
作が行われる。
の入力１に、信号値の変化であるイベントが発生する。 （ii） 前記（ｉ）のイベントによって出力３に変化が
生ずるので、時刻ｔ１（＝ｔ０＋Δｔ１）時にイベント
がスケジュールされる。 (iii) 時刻ｔ１でゲートインスタンスＢの入力にイベ
ントが発生し、このイベントによってゲートインスタン
スＢの出力４が変化を受けるので、時刻ｔ２（＝ｔ１＋
Δｔ４）時にイベントがスケジュールされる。 （iv） 時刻ｔ２において出力４が変化する。 （ｖ） 時刻ｔ３においてゲートインスタンスＡの入力
２にイベントが発生したが、それによって出力３が変化
しないので、このイベントは無視される。 （vi） 以降の時刻ｔ４，ｔ５，…で、前記と同様の動
作が行われる。
【００１３】このようなイベントドリブン方式による従
来のシミュレーションでは、伝播遅延時間ｔpd（１→
３），ｔpd（２→３），ｔpd（３→４）の値が固定であ
った。即ち、時間ｔpd（１→３）＝Δｔ１、ｔpd（２→
３）＝Δｔ２＝Δｔ３、ｔpd（３→４）＝Δｔ４＝Δｔ
５＝Δｔ６であった。
来のシミュレーションでは、伝播遅延時間ｔpd（１→
３），ｔpd（２→３），ｔpd（３→４）の値が固定であ
った。即ち、時間ｔpd（１→３）＝Δｔ１、ｔpd（２→
３）＝Δｔ２＝Δｔ３、ｔpd（３→４）＝Δｔ４＝Δｔ
５＝Δｔ６であった。
【００１４】
【発明が解決しようとする課題】しかしながら、従来の
論理シミュレーション方式では、次のような課題があっ
た。ゲートインスタンスＡ，Ｂ等の伝播遅延時間ｔpdが
シミュレーション時刻ｔ０，ｔ１，…の進行と共に変化
するような特性を持つ回路（例えば、図３において時間
Δｔ４，Δｔ５，Δｔ６がそれぞれ異なった値を持つ回
路）においては、各ゲートインスタンスＡ，Ｂの伝播遅
延時間ｔpdが固定されているため、シミュレーションに
誤差が生じ、十分なシミュレーション精度を得ることが
できなかった。 本発明は、前記従来技術が持っていた
課題として、シミュレーション実行中に伝播遅延時間の
値が固定であるため、十分な精度が得られないという点
について解決した論理シミュレーション方式を提供する
ものである。
論理シミュレーション方式では、次のような課題があっ
た。ゲートインスタンスＡ，Ｂ等の伝播遅延時間ｔpdが
シミュレーション時刻ｔ０，ｔ１，…の進行と共に変化
するような特性を持つ回路（例えば、図３において時間
Δｔ４，Δｔ５，Δｔ６がそれぞれ異なった値を持つ回
路）においては、各ゲートインスタンスＡ，Ｂの伝播遅
延時間ｔpdが固定されているため、シミュレーションに
誤差が生じ、十分なシミュレーション精度を得ることが
できなかった。 本発明は、前記従来技術が持っていた
課題として、シミュレーション実行中に伝播遅延時間の
値が固定であるため、十分な精度が得られないという点
について解決した論理シミュレーション方式を提供する
ものである。
【００１５】
【課題を解決するための手段】本発明は、前記課題を解
決するために、シミュレーション対象となるゲートイン
スタンスの回路構造を、コンピュータ等で構成されるシ
ミュレータ内に記述し、その記述内容に基づいて該ゲー
トインスタンスのシミュレーションを行うイベントドリ
ブン方式による論理シミュレーション方式において、前
記ゲートインスタンスの伝播遅延時間を関数化し、その
関数を前記イベントドリブン方式によって実行し、前記
伝播遅延時間の値を逐次更新して前記ゲートインスタン
スのシミュレーションを行うようにしている。
決するために、シミュレーション対象となるゲートイン
スタンスの回路構造を、コンピュータ等で構成されるシ
ミュレータ内に記述し、その記述内容に基づいて該ゲー
トインスタンスのシミュレーションを行うイベントドリ
ブン方式による論理シミュレーション方式において、前
記ゲートインスタンスの伝播遅延時間を関数化し、その
関数を前記イベントドリブン方式によって実行し、前記
伝播遅延時間の値を逐次更新して前記ゲートインスタン
スのシミュレーションを行うようにしている。
【００１６】
【作用】本発明によれば、以上のように論理シミュレー
ション方式を構成したので、ゲートインスタンスの伝播
遅延時間の変化に対し、シミュレーション実行中に、ゲ
ートインスタンスにイベントが発生する毎にその関数が
呼び出される。そして、伝播遅延時間の値の算出及び置
換等によってその伝播遅延時間の値が逐次更新され、シ
ミュレーションの実行の時間全てにわたって、常に正確
な伝播遅延時間の値が再現（維持）される。これによ
り、論理シミュレーション精度の向上が図れ、前記課題
を解決できるのである。
ション方式を構成したので、ゲートインスタンスの伝播
遅延時間の変化に対し、シミュレーション実行中に、ゲ
ートインスタンスにイベントが発生する毎にその関数が
呼び出される。そして、伝播遅延時間の値の算出及び置
換等によってその伝播遅延時間の値が逐次更新され、シ
ミュレーションの実行の時間全てにわたって、常に正確
な伝播遅延時間の値が再現（維持）される。これによ
り、論理シミュレーション精度の向上が図れ、前記課題
を解決できるのである。
【００１７】
【実施例】図１（ａ），（ｂ）は、本発明の実施例を示
すゲートインスタンスとしてバッファゲートの場合の伝
播遅延時間ｔpdの説明図であり、同図（ａ）はシミュレ
ーション対象となる回路例、同図（ｂ）はその信号波形
図である。
すゲートインスタンスとしてバッファゲートの場合の伝
播遅延時間ｔpdの説明図であり、同図（ａ）はシミュレ
ーション対象となる回路例、同図（ｂ）はその信号波形
図である。
【００１８】ゲートインスタンスの伝播遅延時間ｔ
pdは、一般的にシミュレーションの時刻ｔの進行に伴っ
て変化する。その一例として、図１を参照しつつ、ゲー
ト入力の信号波形の効果を取り入れて伝播遅延時間ｔpd
を表現する場合を説明する。
pdは、一般的にシミュレーションの時刻ｔの進行に伴っ
て変化する。その一例として、図１を参照しつつ、ゲー
ト入力の信号波形の効果を取り入れて伝播遅延時間ｔpd
を表現する場合を説明する。
【００１９】ここで、信号波形とはある入力側又は出力
側のネットに対する信号の立上り時間ｔr や、立下り時
間ｔf で表わし、説明の簡単化のためにｔr ＝ｔf ＝ｔ
inとする。
側のネットに対する信号の立上り時間ｔr や、立下り時
間ｔf で表わし、説明の簡単化のためにｔr ＝ｔf ＝ｔ
inとする。
【００２０】図１（ａ）に示すように、ゲートインスタ
ンスとしてバッファゲートＣを例に挙げると、その入力
側のネットｉと出力側のネットｊの信号波形図が同図
（ｂ）に示されている。
ンスとしてバッファゲートＣを例に挙げると、その入力
側のネットｉと出力側のネットｊの信号波形図が同図
（ｂ）に示されている。
【００２１】ゲートインスタンスＣのネットｉからｊへ
の径路の伝播遅延時間をｔpd（ｉ→ｊ）とすると、該ｔ
pd（ｉ→ｊ）はネットｉでの信号波形の立上り時間ｔin
（ｉ）の関数Ｆｔpd（ｉ→ｊ）（ｔin（ｉ））として表
わされる。またネットｊでの信号波形は、その立上り時
間ｔin（ｊ）の関数Ｆｔin（ｉ→ｊ）（ｔin（ｊ））と
して表わされる。このような伝播遅延時間ｔpdの特性
は、図示しない他のゲートインスタンスに対しても同様
であり、これらの関数は各ゲートインスタンス毎に付加
される。
の径路の伝播遅延時間をｔpd（ｉ→ｊ）とすると、該ｔ
pd（ｉ→ｊ）はネットｉでの信号波形の立上り時間ｔin
（ｉ）の関数Ｆｔpd（ｉ→ｊ）（ｔin（ｉ））として表
わされる。またネットｊでの信号波形は、その立上り時
間ｔin（ｊ）の関数Ｆｔin（ｉ→ｊ）（ｔin（ｊ））と
して表わされる。このような伝播遅延時間ｔpdの特性
は、図示しない他のゲートインスタンスに対しても同様
であり、これらの関数は各ゲートインスタンス毎に付加
される。
【００２２】そして、このような伝播遅延時間ｔpdの特
性を論理シミュレーションに反映させるため、次のよう
な更新手順（ｉ）〜(iii) により、シミュレーション時
刻ｔの進行に伴い、ゲートインスタンスＣ等の伝播遅延
時間ｔpdを逐次更新させることにしている。
性を論理シミュレーションに反映させるため、次のよう
な更新手順（ｉ）〜(iii) により、シミュレーション時
刻ｔの進行に伴い、ゲートインスタンスＣ等の伝播遅延
時間ｔpdを逐次更新させることにしている。
【００２３】（ｉ） コンピュータで構成されるシミュ
レータを用い、シミュレーションが開始してから、ある
ゲートインスタンスＣの入力側のネットｉにイベントが
発生したら（即ち、入力側のネットｉに変化が生じた
ら、もしくはネットｉに信号が入力されたら）、前記シ
ミュレータに格納した関数Ｆｔpd（ｔin（ｉ））＝ｔpd
（ｉ→ｊ）、Ｆｔin（ｔin（ｊ））＝ｔin（ｊ）を呼出
す。これを、「イベントドリブンによる関数呼出し」と
いう。ここで、Ｆｔpd，Ｆｔinは任意の関数である。
レータを用い、シミュレーションが開始してから、ある
ゲートインスタンスＣの入力側のネットｉにイベントが
発生したら（即ち、入力側のネットｉに変化が生じた
ら、もしくはネットｉに信号が入力されたら）、前記シ
ミュレータに格納した関数Ｆｔpd（ｔin（ｉ））＝ｔpd
（ｉ→ｊ）、Ｆｔin（ｔin（ｊ））＝ｔin（ｊ）を呼出
す。これを、「イベントドリブンによる関数呼出し」と
いう。ここで、Ｆｔpd，Ｆｔinは任意の関数である。
【００２４】（ii） 関数Ｆｔpdに基づき、シミュレー
タによって伝播遅延時間ｔpdの値が更新される。 (iii) 関数Ｆｔinによって時間ｔinの値も更新され、
この新しい値が、次段のゲートインスタンスの関数Ｆｔ
pd，Ｆｔinの引数となる。
タによって伝播遅延時間ｔpdの値が更新される。 (iii) 関数Ｆｔinによって時間ｔinの値も更新され、
この新しい値が、次段のゲートインスタンスの関数Ｆｔ
pd，Ｆｔinの引数となる。
【００２５】このような伝播遅延時間更新方法を用い
て、例えば第２図の回路のシミュレーションを行うと、
各ゲートインスタンスＡ，Ｂの伝播遅延時間ｔpdは、そ
れぞれ次式（１）〜（３）のようになる。
て、例えば第２図の回路のシミュレーションを行うと、
各ゲートインスタンスＡ，Ｂの伝播遅延時間ｔpdは、そ
れぞれ次式（１）〜（３）のようになる。
【００２６】
【数１】
【００２７】この（１）〜（３）式からわかるように、
図２の入力１，２から出力３，４への径路１→３→４と
径路２→３→４のときとで、伝播遅延時間ｔpd（３→
４）が違った値になる。どちらの径路を信号が通るか
は、入力１又は２の信号によって決まる。即ち、ゲート
インスタンスＢの伝播遅延時間ｔpd（３→４）は、シミ
ュレーション時刻ｔの進行に伴って変化する。そのた
め、前述したように、伝播遅延時間ｔpdを関数化し、そ
の関数をシミュレータに予め格納しておき、インスタン
スＡ，Ｂにイベントが発生する毎に、格納した関数を呼
出し、伝播遅延時間ｔpdの値を前記更新方法によって逐
次更新する。これにより、ゲートインスタンスＡ，Ｂの
入力波形効果に代表されるような伝播遅延時間ｔpdの複
雑な時間的変化にも、柔軟に対応でき、シミュレーショ
ン精度が向上する。
図２の入力１，２から出力３，４への径路１→３→４と
径路２→３→４のときとで、伝播遅延時間ｔpd（３→
４）が違った値になる。どちらの径路を信号が通るか
は、入力１又は２の信号によって決まる。即ち、ゲート
インスタンスＢの伝播遅延時間ｔpd（３→４）は、シミ
ュレーション時刻ｔの進行に伴って変化する。そのた
め、前述したように、伝播遅延時間ｔpdを関数化し、そ
の関数をシミュレータに予め格納しておき、インスタン
スＡ，Ｂにイベントが発生する毎に、格納した関数を呼
出し、伝播遅延時間ｔpdの値を前記更新方法によって逐
次更新する。これにより、ゲートインスタンスＡ，Ｂの
入力波形効果に代表されるような伝播遅延時間ｔpdの複
雑な時間的変化にも、柔軟に対応でき、シミュレーショ
ン精度が向上する。
【００２８】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。例えば、シミュレータに格納
する関数の格納方法は、任意のハードウェアやソフトウ
ェアを用いて格納でき、さらにその関数の呼出しや更新
処理も、任意の手段で実行できる。また、シミュレーシ
ョン対象となるゲートインスタンスは、ＡＮＤゲート、
ＮＡＮＤゲート、ＮＯＲゲート等といった種々の論理回
路に適用可能である。
種々の変形が可能である。例えば、シミュレータに格納
する関数の格納方法は、任意のハードウェアやソフトウ
ェアを用いて格納でき、さらにその関数の呼出しや更新
処理も、任意の手段で実行できる。また、シミュレーシ
ョン対象となるゲートインスタンスは、ＡＮＤゲート、
ＮＡＮＤゲート、ＮＯＲゲート等といった種々の論理回
路に適用可能である。
【００２９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、伝播遅延時間を関数化し、シミュレーション実行
中においてインスタンスにイベントが発生する毎に、該
関数を呼び出して伝播遅延時間の値を逐次更新するよう
にしている。そのため、ゲートインスタンスの入力波形
効果に代表されるような伝播遅延時間の複雑な時間的変
化等に対しても、より正確な伝播遅延時間を再現して柔
軟に対応でき、それによってシミュレーション精度の向
上が期待できる。
れば、伝播遅延時間を関数化し、シミュレーション実行
中においてインスタンスにイベントが発生する毎に、該
関数を呼び出して伝播遅延時間の値を逐次更新するよう
にしている。そのため、ゲートインスタンスの入力波形
効果に代表されるような伝播遅延時間の複雑な時間的変
化等に対しても、より正確な伝播遅延時間を再現して柔
軟に対応でき、それによってシミュレーション精度の向
上が期待できる。
【図１】本発明の実施例の説明図である。
【図２】シミュレーション対象となる回路例を示す図で
ある。
ある。
【図３】図２の動作説明図である。
１，２ 入力 ３，４ 出力 Ａ，Ｂ，Ｃ ゲートインスタンス（論理回
路） ｉ 入力側ネット ｊ 出力側ネット
路） ｉ 入力側ネット ｊ 出力側ネット
Claims (1)
- 【請求項１】 シミュレーション対象となる論理回路の
回路構造をその接続関係をも含めてシミュレータ内に記
述し、その記述内容に基づいて該論理回路のシミュレー
ションを行うイベントドリブン方式による論理シミュレ
ーション方式において、 前記論理回路の伝播遅延時間を関数化し、その関数を前
記イベントドリブン方式によって実行し、前記伝播遅延
時間の値を逐次更新して前記論理回路のシミュレーショ
ンを行うことを特徴とする論理シミュレーション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272815A JPH05108753A (ja) | 1991-10-21 | 1991-10-21 | 論理シミユレーシヨン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272815A JPH05108753A (ja) | 1991-10-21 | 1991-10-21 | 論理シミユレーシヨン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108753A true JPH05108753A (ja) | 1993-04-30 |
Family
ID=17519142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272815A Withdrawn JPH05108753A (ja) | 1991-10-21 | 1991-10-21 | 論理シミユレーシヨン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108753A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0896016A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | 論理シミュレーション方法 |
| JPH08129565A (ja) * | 1994-11-02 | 1996-05-21 | Nec Corp | 論理シミュレーション方法 |
| US6510404B1 (en) | 1997-03-04 | 2003-01-21 | Mitsubishi Denki Kabushiki Kaisha | Gate delay calculation apparatus and method thereof using parameter expressing RC model source resistance value |
| US6629299B1 (en) | 1999-06-16 | 2003-09-30 | Matsushita Electric Industrial Co., Ltd. | Delay library representation method, delay library generation method and delay calculation method using the delay library |
-
1991
- 1991-10-21 JP JP3272815A patent/JPH05108753A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0896016A (ja) * | 1994-09-22 | 1996-04-12 | Nec Corp | 論理シミュレーション方法 |
| JPH08129565A (ja) * | 1994-11-02 | 1996-05-21 | Nec Corp | 論理シミュレーション方法 |
| US6510404B1 (en) | 1997-03-04 | 2003-01-21 | Mitsubishi Denki Kabushiki Kaisha | Gate delay calculation apparatus and method thereof using parameter expressing RC model source resistance value |
| US6629299B1 (en) | 1999-06-16 | 2003-09-30 | Matsushita Electric Industrial Co., Ltd. | Delay library representation method, delay library generation method and delay calculation method using the delay library |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392227A (en) | System and method for generating electronic circuit simulation models having improved accuracy | |
| US5467462A (en) | Event driven logic simulator for partial simulation | |
| JPH03260773A (ja) | Ｌｓｉの組合せ回路自動合成処理方法 | |
| Lai et al. | LibAbs: An efficient and accurate timing macro-modeling algorithm for large hierarchical designs | |
| CN114186519A (zh) | 时序瓶颈探查方法、装置、终端设备及存储介质 | |
| JP2014510338A (ja) | 混合言語シミュレーション | |
| US20090271750A1 (en) | Timing constraint merging in hierarchical soc designs | |
| JPH05108753A (ja) | 論理シミユレーシヨン方式 | |
| US6876961B1 (en) | Electronic system modeling using actual and approximated system properties | |
| US6028993A (en) | Timed circuit simulation in hardware using FPGAs | |
| JP3472067B2 (ja) | 設計支援装置 | |
| US20030018462A1 (en) | Multi-clock system simulation | |
| JP2508620B2 (ja) | 論理回路シミュレ―ション装置 | |
| CN115906746A (zh) | 芯片布局方法、装置、电子设备及存储介质 | |
| US7225419B2 (en) | Methods for modeling latch transparency | |
| JPH04250570A (ja) | 高位レベル合成におけるデータ管理方式 | |
| JP2845032B2 (ja) | 論理シミュレーション装置 | |
| JPH06266801A (ja) | フロアプランを考慮した論理合成方法 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| Popescu et al. | Mixed signal aspects of behavioral modeling and simulation | |
| JP2921087B2 (ja) | ハードウェアアクセラレータにおける実チップシミュレーション方式 | |
| Wadsworth et al. | Advanced asic sign-off features of ieee 1076.4-2000 and standards updates to verilog and sdf | |
| JPH05290119A (ja) | 機能および論理シミュレータ | |
| Larson | CAD tool emulation for a two-level reconfigurable cell array for digital signal processing | |
| JPH05174093A (ja) | 論理回路用遅延計算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |